CN112698887A - 具有隔离功能的fpga在线配置装置及方法 - Google Patents

具有隔离功能的fpga在线配置装置及方法 Download PDF

Info

Publication number
CN112698887A
CN112698887A CN202110051584.5A CN202110051584A CN112698887A CN 112698887 A CN112698887 A CN 112698887A CN 202110051584 A CN202110051584 A CN 202110051584A CN 112698887 A CN112698887 A CN 112698887A
Authority
CN
China
Prior art keywords
fpga
cpu
pin
spi
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110051584.5A
Other languages
English (en)
Other versions
CN112698887B (zh
Inventor
赵孝雪
李晓路
彭晚生
王继源
马莉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Yishi Xinke Information Technology Co ltd
Original Assignee
Chengdu Yishi Xinke Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Yishi Xinke Information Technology Co ltd filed Critical Chengdu Yishi Xinke Information Technology Co ltd
Priority to CN202110051584.5A priority Critical patent/CN112698887B/zh
Publication of CN112698887A publication Critical patent/CN112698887A/zh
Application granted granted Critical
Publication of CN112698887B publication Critical patent/CN112698887B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/61—Installation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明涉及FPGA的在线配置领域，提出一种具有隔离功能的FPGA在线配置装置及方法，装置包括：FPGA、CPU、NOR Flash存储器、NAND Flash存储器、隔离门电路和电平上拉电路；方法包括：CPU向FPGA输出低电平脉冲，使FPGA进入内部初始化流程，待内部初始化流程完毕后；当CPU检测到输入信号为高电平后，配置时钟信号到FPGA，同时开始在SPI_CLK的上升沿将数据逐位传输给FPGA的DIN引脚；待所有数据传输完成，FPGA完成内部配置加载后，将DONE信号释放，CPU检测到高电平后，确认FPGA已经完成加载，停止SPI_CLK时钟输出，FPGA整体加载过程完成。

Description

具有隔离功能的FPGA在线配置装置及方法
技术领域
本发明涉及FPGA的在线配置领域，具体涉及一种具有隔离功能的FPGA在线配置装置及方法。
背景技术
FPGA在产品的设计使用较广泛，通常设计中会在FPGA上连接一个Flash，将配置文件烧录到Flash中，当FPGA在完成上电及内部初始化后，通过配置接口主动从存储器中进行配置文件读取，完成内部配置。这种方法虽然启动较快，但是当产品有升级的需求时，就要用专用的烧录工具，对产品的维护带来较大的困难。为了能够实现FPGA的在线加载，便于软件及固件的升级，有些设计通过CPU的GPIO接口模拟FPGA的配置接口时序进行配置加载，由于GPIO接口的速率较低，为了确保在线加载的可靠性，设计上会特意降低模拟时钟的频率，一般低于1MHz，因此这种加载的方法会占用较长的时间，这在很多对启动时间有要求的应用场合非常不利。
发明内容
本发明的目的是提供一种具有隔离功能的FPGA在线配置装置及方法，解决目前通过FPGA主动方式加载不利于后续产品的软件的升级，以及通过GPIO模拟FPGA的被动加载时序，速率较低，系统启动较慢的问题。
本发明解决其技术问题，采用的技术方案是：
本发明首先提供一种具有隔离功能的FPGA在线配置装置，包括FPGA、CPU、NORFlash存储器、NAND Flash存储器、隔离门电路和电平上拉电路；
所述CPU通过ONFI接口与NAND Flash存储器连接，所述CPU通过SPI接口与NORFlash存储器连接，所述CPU通过SPI接口经隔离门电路与FPGA连接，所述CPU通过GPIO接口经电平上拉电路与FPGA连接；
所述NOR Flash存储器，用于存储PMON固件，当系统上电完成后，CPU通过SPI_MISO获取NOR Flash存储器中的PMON固件，完成CPU的初始化；
所述NAND Flash存储器，用于存储操作系统及FPGA配置文件，当CPU初始化完成后，CPU加载操作系统，操作系统加载完成后，启动FPGA配置应用程序，通过GPIO1向FPGA的PROGRAM_B引脚输出低电平脉冲，使FPGA进入内部初始化流程，在这个过程中FPGA将INIT_B引脚拉低，待内部初始化流程完毕后，将INIT_B引脚释放，该信号通过外部上拉电阻恢复到高电平状态；
当CPU通过GPIO0检测到输入信号为高电平后，配置SPI_CLK引脚输出时钟信号到FPGA的CCS引脚，同时开始在SPI_CLK的上升沿将数据逐位通过SPI_MOSI传输给FPGA的DIN引脚，待所有数据传输完成，FPGA完成内部配置加载后，将DONE信号释放，该信号通过电平上拉电路拉到高电平，CPU通过GPIO2检测到高电平后，确认FPGA已经完成加载，停止SPI_CLK时钟输出，FPGA整体加载过程完成。
进一步的是，所述CPU通过GPIO0接口经电平上拉电路与FPGA的INIT_B引脚连接，通过GPIO1接口经电平上拉电路与FPGA的PROGRAM_B引脚连接，通过GPIO2接口经电平上拉电路与FPGA的DONE引脚连接。
进一步的是，所述电平上拉电路包括供电电源、第一电阻、第二电阻和第三电阻，所述第一电阻的一端连接GPIO0接口，另一端连接供电电源，第二电阻的一端连接GPIO1接口，另一端连接供电电源，第三电阻的一端连接GPIO2接口，另一端连接供电电源。
进一步的是，所述隔离门电路包括第一二输入与门和第二二输入与门，SPI_CLK连接第一二输入与门的两个输入端，第一二输入与门的输出端连接FPGA的CCS引脚，SPI_MOSI连接第二二输入与门的两个输入端，第二二输入与门的输出端连接FPGA的DIN引脚。
进一步的是，所述CPU还包括网络接口，当FPGA需要升级时，通过CPU的网络接口，接收FPGA的升级固件，存放到NAND Flash中，当固件接收校验完毕后，CPU自动启动FPGA在线加载流程，将新的固件传输给FPGA，FPGA完成配置加载。
另外，本发明还提出一种具有隔离功能的FPGA在线配置方法，应用于所述的具有隔离功能的FPGA在线配置装置，包括如下步骤：
步骤1.系统加电启动或复位启动；
步骤2.CPU通过SPI_MISO获取NOR Flash存储器中的PMON固件，完成CPU的初始化；
步骤3.CPU加载NAND Flash存储器中的操作系统，操作系统加载完成后，启动FPGA配置应用程序；
步骤4.CPU通过GPIO1向FPGA的PROGRAM_B引脚输出低电平脉冲，使FPGA进入内部初始化流程，在这个过程中FPGA将INIT_B引脚拉低，待内部初始化流程完毕后，将INIT_B引脚释放，该信号通过外部上拉电阻恢复到高电平状态；
步骤5.当CPU通过GPIO0检测到输入信号为高电平后，配置SPI_CLK引脚输出时钟信号到FPGA的CCS引脚，同时开始在SPI_CLK的上升沿将数据逐位通过SPI_MOSI传输给FPGA的DIN引脚；
步骤6.待所有数据传输完成，FPGA完成内部配置加载后，将DONE信号释放，该信号通过电平上拉电路拉到高电平，CPU通过GPIO2检测到高电平后，确认FPGA已经完成加载，停止SPI_CLK时钟输出，FPGA整体加载过程完成。
进一步的是，步骤4中，所述低电平脉冲为100ms的低电平脉冲。
本发明的有益效果是，通过上述具有隔离功能的FPGA在线配置装置及方法，通过CPU的SPI接口为FPGA进行在线加载的功能，能够快速完成FPGA的在线配置加载，在保证系统启动加载可靠性的同时，提高了FPGA配置文件升级的灵活性和便捷性，并且，本发明中采用了一个隔离门电路，对CPU的SPI接口和FPGA的SSC接口进行隔离，确保在CPU通过SPI加载PMON过程中，不会被FPGA影响导致CPU启动失败。
因此，本发明实现了一种非常可靠的系统启动方式，能够为用户提供灵活的系统在线升级功能，对产品的维护带来了极大的便利。
附图说明
图1为本发明实施例1中在线自动加载的电路原理图；
图2为本发明实施2中具有隔离功能的FPGA在线配置方法的流程图。
其中，R1为第一电阻，R2为第二电阻，VCC为供电电源，Z1为第一二输入与门，Z2为第二二输入与门。
具体实施方式
下面结合附图及实施例，详细描述本发明的技术方案。
实施例1
本实施例提供一种具有隔离功能的FPGA在线配置装置，其中，在线自动加载的电路原理图见图1，其中，该装置包括FPGA、CPU、NOR Flash存储器、NAND Flash存储器、隔离门电路和电平上拉电路。
上述装置中，CPU通过ONFI接口与NAND Flash存储器连接，CPU通过SPI接口与NORFlash存储器连接，CPU通过SPI接口经隔离门电路与FPGA连接，CPU通过GPIO接口经电平上拉电路与FPGA连接；
需要指出的是，NOR Flash存储器，用于存储PMON固件，当系统上电完成后，CPU通过SPI_MISO获取NOR Flash存储器中的PMON固件，完成CPU的初始化；NAND Flash存储器，用于存储操作系统及FPGA配置文件，当CPU初始化完成后，CPU加载操作系统，操作系统加载完成后，启动FPGA配置应用程序，通过GPIO1向FPGA的PROGRAM_B引脚输出低电平脉冲，使FPGA进入内部初始化流程，在这个过程中FPGA将INIT_B引脚拉低，待内部初始化流程完毕后，将INIT_B引脚释放，该信号通过外部上拉电阻恢复到高电平状态。
实际应用时，当CPU通过GPIO0检测到输入信号为高电平后，配置SPI_CLK引脚输出时钟信号到FPGA的CCS引脚，同时开始在SPI_CLK的上升沿将数据逐位通过SPI_MOSI传输给FPGA的DIN引脚，待所有数据传输完成，FPGA完成内部配置加载后，将DONE信号释放，该信号通过电平上拉电路拉到高电平，CPU通过GPIO2检测到高电平后，确认FPGA已经完成加载，停止SPI_CLK时钟输出，FPGA整体加载过程完成。
作为优选，CPU通过GPIO0接口经电平上拉电路与FPGA的INIT_B引脚连接，通过GPIO1接口经电平上拉电路与FPGA的PROGRAM_B引脚连接，通过GPIO2接口经电平上拉电路与FPGA的DONE引脚连接。
需要说明的是，电平上拉电路可以包括供电电源VCC、第一电阻R1、第二电阻R2和第三电阻R3，第一电阻R1的一端连接GPIO0接口，另一端连接供电电源VCC，第二电阻R2的一端连接GPIO1接口，另一端连接供电电源VCC，第三电阻R3的一端连接GPIO2接口，另一端连接供电电源VCC。
另外，隔离门电路可以包括第一二输入Z1与门和第二二输入与门Z2，SPI_CLK连接第一二输入与门Z1的两个输入端，第一二输入与门Z1的输出端连接FPGA的CCS引脚，SPI_MOSI连接第二二输入与门Z2的两个输入端，第二二输入与门Z2的输出端连接FPGA的DIN引脚。
本实施例中，实现了一种通过CPU在线配置FPGA的功能。采用CPU的SPI接口为FPGA芯片提供在线配置加载的功能，SPI接口可以支持高达12.5MHz以上，极大的提高了在线配置加载的速度。这里，由于CPU仅支持一路SPI接口，该接口同时用于PMON固件的加载，考虑到CPU和FPGA间可能存在由于上电时间的不同步，FPGA的配置接口引脚在FPGA加电过程中具有一定的不确定性，可能对CPU的SPI信号产生影响，严重时可能导致CPU的PMON加载异常。为了规避该问题，在本实施例中增加了一个隔离门电路，用于将CPU的SPI接口和FPGA的配置接口信号进行隔离。通过增加该电路，能够确保在CPU正常启动PMON后，打开隔离门开关，模拟FPGA的串行被动加载时序，完成对FPGA的配置。
需要指出的是，在系统上电完成后，CPU芯片首先通过SPI接口获取PMON固件，完成自身初始化，然后读取NAND Flash内的操作系统，完成内核和应用程序的加载。这个过程FPGA还未进行内核加载，其引脚电平及内部配置尚未进行，所以为了避免FPGA的配置信号对CPU芯片的SPI产生干扰，在本实施例中增加了一个隔离门电路，隔离门电路采用二输入与门，具有单项传输的特点，即信号只能从输入端输入、从输出端输出，增加隔离门电路后，FPGA侧的信号不会对CPU测产生影响。隔离门电路具有较低的输入电容及延迟时间，能够实现为FPGA配置提供高速时钟(CCLK)和数据(DIN)信号。CPU的SPI_CLK时钟信号通过隔离门后连接到FPGA的配置时钟CCLK引脚，SPI_MOSI数据信号通过隔离门后连接到FPGA的配置数据DIN引脚。同时使用CPU的3个GPIO信号分别连接FPGA的INIT_B、PROGRAM_B、DONE引脚，因为这些引脚不会对CPU的启动产生影响，所有不需要加隔离门电路进行隔离，在设计上采用R1、R2、R3三颗电阻连接到VCC电源做上拉处理，确保信号在空闲时处于高电平状态，分别为CPU和FPGA提供稳定可靠的控制信号电平判断依据。
另外，CPU可以还包括网络接口，当FPGA需要升级时，通过CPU的网络接口，接收FPGA的升级固件，存放到NAND Flash中，当固件接收校验完毕后，CPU自动启动FPGA在线加载流程，将新的固件传输给FPGA，FPGA完成配置加载。
实施例2
本实施例在实施例1的基础上，提出一种具有隔离功能的FPGA在线配置方法，其流程图见图2，其中，该方法包括如下步骤：
S1.系统加电启动或复位启动。
S2.CPU通过SPI_MISO获取NOR Flash存储器中的PMON固件，完成CPU的初始化。
S3.CPU加载NAND Flash存储器中的操作系统，操作系统加载完成后，启动FPGA配置应用程序。
S4.CPU通过GPIO1向FPGA的PROGRAM_B引脚输出低电平脉冲，使FPGA进入内部初始化流程，在这个过程中FPGA将INIT_B引脚拉低，待内部初始化流程完毕后，将INIT_B引脚释放，该信号通过外部上拉电阻恢复到高电平状态。
其中，低电平脉冲可以为100ms的低电平脉冲。
S5.当CPU通过GPIO0检测到输入信号为高电平后，配置SPI_CLK引脚输出时钟信号到FPGA的CCS引脚，同时开始在SPI_CLK的上升沿将数据逐位通过SPI_MOSI传输给FPGA的DIN引脚。
S6.待所有数据传输完成，FPGA完成内部配置加载后，将DONE信号释放，该信号通过电平上拉电路拉到高电平，CPU通过GPIO2检测到高电平后，确认FPGA已经完成加载，停止SPI_CLK时钟输出，FPGA整体加载过程完成。

Claims (7)

1.具有隔离功能的FPGA在线配置装置，其特征在于，包括FPGA、CPU、NOR Flash存储器、NAND Flash存储器、隔离门电路和电平上拉电路；
所述CPU通过ONFI接口与NAND Flash存储器连接，所述CPU通过SPI接口与NOR Flash存储器连接，所述CPU通过SPI接口经隔离门电路与FPGA连接，所述CPU通过GPIO接口经电平上拉电路与FPGA连接；
所述NOR Flash存储器，用于存储PMON固件，当系统上电完成后，CPU通过SPI_MISO获取NOR Flash存储器中的PMON固件，完成CPU的初始化；
所述NAND Flash存储器，用于存储操作系统及FPGA配置文件，当CPU初始化完成后，CPU加载操作系统，操作系统加载完成后，启动FPGA配置应用程序，通过GPIO1向FPGA的PROGRAM_B引脚输出低电平脉冲，使FPGA进入内部初始化流程，在这个过程中FPGA将INIT_B引脚拉低，待内部初始化流程完毕后，将INIT_B引脚释放，该信号通过外部上拉电阻恢复到高电平状态；
当CPU通过GPIO0检测到输入信号为高电平后，配置SPI_CLK引脚输出时钟信号到FPGA的CCS引脚，同时开始在SPI_CLK的上升沿将数据逐位通过SPI_MOSI传输给FPGA的DIN引脚，待所有数据传输完成，FPGA完成内部配置加载后，将DONE信号释放，该信号通过电平上拉电路拉到高电平，CPU通过GPIO2检测到高电平后，确认FPGA已经完成加载，停止SPI_CLK时钟输出，FPGA整体加载过程完成。
2.根据权利要求1所述的具有隔离功能的FPGA在线配置装置，其特征在于，所述CPU通过GPIO0接口经电平上拉电路与FPGA的INIT_B引脚连接，通过GPIO1接口经电平上拉电路与FPGA的PROGRAM_B引脚连接，通过GPIO2接口经电平上拉电路与FPGA的DONE引脚连接。
3.根据权利要求2所述的具有隔离功能的FPGA在线配置装置，其特征在于，所述电平上拉电路包括供电电源、第一电阻、第二电阻和第三电阻，所述第一电阻的一端连接GPIO0接口，另一端连接供电电源，第二电阻的一端连接GPIO1接口，另一端连接供电电源，第三电阻的一端连接GPIO2接口，另一端连接供电电源。
4.根据权利要求1所述的具有隔离功能的FPGA在线配置装置，其特征在于，所述隔离门电路包括第一二输入与门和第二二输入与门，SPI_CLK连接第一二输入与门的两个输入端，第一二输入与门的输出端连接FPGA的CCS引脚，SPI_MOSI连接第二二输入与门的两个输入端，第二二输入与门的输出端连接FPGA的DIN引脚。
5.根据权利要求1-4任意一项所述的具有隔离功能的FPGA在线配置装置，其特征在于，所述CPU还包括网络接口，当FPGA需要升级时，通过CPU的网络接口，接收FPGA的升级固件，存放到NAND Flash中，当固件接收校验完毕后，CPU自动启动FPGA在线加载流程，将新的固件传输给FPGA，FPGA完成配置加载。
6.具有隔离功能的FPGA在线配置方法，应用于权利要求1-5任意一项所述的具有隔离功能的FPGA在线配置装置，其特征在于，包括如下步骤：
步骤1.系统加电启动或复位启动；
步骤2.CPU通过SPI_MISO获取NOR Flash存储器中的PMON固件，完成CPU的初始化；
步骤3.CPU加载NAND Flash存储器中的操作系统，操作系统加载完成后，启动FPGA配置应用程序；
步骤4.CPU通过GPIO1向FPGA的PROGRAM_B引脚输出低电平脉冲，使FPGA进入内部初始化流程，在这个过程中FPGA将INIT_B引脚拉低，待内部初始化流程完毕后，将INIT_B引脚释放，该信号通过外部上拉电阻恢复到高电平状态；
步骤5.当CPU通过GPIO0检测到输入信号为高电平后，配置SPI_CLK引脚输出时钟信号到FPGA的CCS引脚，同时开始在SPI_CLK的上升沿将数据逐位通过SPI_MOSI传输给FPGA的DIN引脚；
步骤6.待所有数据传输完成，FPGA完成内部配置加载后，将DONE信号释放，该信号通过电平上拉电路拉到高电平，CPU通过GPIO2检测到高电平后，确认FPGA已经完成加载，停止SPI_CLK时钟输出，FPGA整体加载过程完成。
7.根据权利要求6所述的具有隔离功能的FPGA在线配置方法，其特征在于，步骤4中，所述低电平脉冲为100ms的低电平脉冲。
CN202110051584.5A 2021-01-14 2021-01-14 具有隔离功能的fpga在线配置装置及方法 Active CN112698887B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110051584.5A CN112698887B (zh) 2021-01-14 2021-01-14 具有隔离功能的fpga在线配置装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110051584.5A CN112698887B (zh) 2021-01-14 2021-01-14 具有隔离功能的fpga在线配置装置及方法

Publications (2)

Publication Number Publication Date
CN112698887A true CN112698887A (zh) 2021-04-23
CN112698887B CN112698887B (zh) 2023-02-28

Family

ID=75515164

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110051584.5A Active CN112698887B (zh) 2021-01-14 2021-01-14 具有隔离功能的fpga在线配置装置及方法

Country Status (1)

Country Link
CN (1) CN112698887B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113312061A (zh) * 2021-05-08 2021-08-27 武汉中元华电科技股份有限公司 用于电力系统数据采集的程序升级方法及系统
CN113312110A (zh) * 2021-06-25 2021-08-27 北京东土军悦科技有限公司 一种逻辑门阵列fpga配置系统和方法
CN113535213A (zh) * 2021-07-21 2021-10-22 联想长风科技(北京)有限公司 一种可编程逻辑器件的固件更新方法及系统

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090230255A1 (en) * 2008-03-11 2009-09-17 Lemonovich John E Cab signal receiver demodulator employing redundant, diverse field programmable gate arrays
CN101604244A (zh) * 2008-06-13 2009-12-16 中兴通讯股份有限公司 一种实现fpga上电即用和远程升级的装置及方法
CN102609286A (zh) * 2012-02-10 2012-07-25 株洲南车时代电气股份有限公司 一种基于处理器控制的fpga配置程序远程更新系统及其方法
CN103631176A (zh) * 2013-08-30 2014-03-12 天津大学 基于fpga的超高速工业控制器
CN103927279A (zh) * 2013-01-16 2014-07-16 京信通信系统（中国）有限公司 Fpga配置方法及系统、处理器
CN204790996U (zh) * 2015-03-25 2015-11-18 北京卓越讯通科技有限公司 复用总线的cpu和fpga组合电路
CN105404538A (zh) * 2015-12-25 2016-03-16 广州慧睿思通信息科技有限公司 一种fpga的加载和升级目标代码的装置及方法
CN207752467U (zh) * 2017-09-29 2018-08-21 北京东土军悦科技有限公司 一种fpga芯片的加载设备
US20180341497A1 (en) * 2017-05-25 2018-11-29 Dell Products, Lp System and Method to Configure Communication Lanes of a Central Processing Unit
CN109558179A (zh) * 2018-11-20 2019-04-02 杭州迪普科技股份有限公司 程序代码在线加载方法、程序代码在线升级方法及系统

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090230255A1 (en) * 2008-03-11 2009-09-17 Lemonovich John E Cab signal receiver demodulator employing redundant, diverse field programmable gate arrays
CN101604244A (zh) * 2008-06-13 2009-12-16 中兴通讯股份有限公司 一种实现fpga上电即用和远程升级的装置及方法
CN102609286A (zh) * 2012-02-10 2012-07-25 株洲南车时代电气股份有限公司 一种基于处理器控制的fpga配置程序远程更新系统及其方法
CN103927279A (zh) * 2013-01-16 2014-07-16 京信通信系统（中国）有限公司 Fpga配置方法及系统、处理器
CN103631176A (zh) * 2013-08-30 2014-03-12 天津大学 基于fpga的超高速工业控制器
CN204790996U (zh) * 2015-03-25 2015-11-18 北京卓越讯通科技有限公司 复用总线的cpu和fpga组合电路
CN105404538A (zh) * 2015-12-25 2016-03-16 广州慧睿思通信息科技有限公司 一种fpga的加载和升级目标代码的装置及方法
US20180341497A1 (en) * 2017-05-25 2018-11-29 Dell Products, Lp System and Method to Configure Communication Lanes of a Central Processing Unit
CN207752467U (zh) * 2017-09-29 2018-08-21 北京东土军悦科技有限公司 一种fpga芯片的加载设备
CN109558179A (zh) * 2018-11-20 2019-04-02 杭州迪普科技股份有限公司 程序代码在线加载方法、程序代码在线升级方法及系统

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
孙少华等: "基于JTAG协议的FPGA在线加载", 《航空计算技术》 *
王伟伟等: "基于FPGA的在线重构设计方法", 《计算机测量与控制》 *
虞亚君等: "一种FPGA的高速串行在线升级控制器设计", 《单片机与嵌入式系统应用》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113312061A (zh) * 2021-05-08 2021-08-27 武汉中元华电科技股份有限公司 用于电力系统数据采集的程序升级方法及系统
CN113312061B (zh) * 2021-05-08 2022-07-01 武汉中元华电科技股份有限公司 用于电力系统数据采集的程序升级方法及系统
CN113312110A (zh) * 2021-06-25 2021-08-27 北京东土军悦科技有限公司 一种逻辑门阵列fpga配置系统和方法
CN113535213A (zh) * 2021-07-21 2021-10-22 联想长风科技(北京)有限公司 一种可编程逻辑器件的固件更新方法及系统
CN113535213B (zh) * 2021-07-21 2024-03-29 联想长风科技(北京)有限公司 一种可编程逻辑器件的固件更新方法及系统

Also Published As

Publication number Publication date
CN112698887B (zh) 2023-02-28

Similar Documents

Publication Publication Date Title
CN112698887B (zh) 具有隔离功能的fpga在线配置装置及方法
US8656220B2 (en) System-on-chip and debugging method thereof
CN101604244B (zh) 一种实现fpga上电即用和远程升级的装置及方法
KR101831462B1 (ko) 호스트 파워-온 리셋 제어 장치 및 방법
CN106598639B (zh) 一种逻辑芯片的升级方法以及升级系统
CN101853171A (zh) 一种复杂可编程逻辑器件的在线升级方法及装置
CN106201590A (zh) 一种fpga配置文件加载方法和系统
CN106528244A (zh) Fpga配置文件自动加载系统及方法
CN103927279A (zh) Fpga配置方法及系统、处理器
US11579977B2 (en) Data storage device restoring method
CN111104278A (zh) Sas连接器导通检测系统及其方法
CN111104279B (zh) Sas连接器导通检测系统及其方法
US20080163012A1 (en) Apparatus for Configuring a USB PHY to Loopback Mode
US10678739B1 (en) Electronic system, host device and control method
JP4201369B2 (ja) コンピュータ・バス拡張
CN214311726U (zh) 一种用于原型验证的适配板
CN103123614B (zh) 串行闪存控制器、串行闪存及其执行的方法
JP2015142361A (ja) プログラム可能な論理回路デバイスを備えた電子装置および書き換え方法
CN217718676U (zh) Gpio通信电路及板卡、电子设备
CN217388206U (zh) 一种基于在线电源烧录的上电时序控制电路
CN115422110B (zh) 电子设备和PCIE Switch芯片的端口配置方法
CN109634671B (zh) 一种使用集成芯片控制boot模式的方法
US6856557B2 (en) Signal integrity checking circuit
Sheet et al. PS Configuration Using a Download Cable
CN113765827A (zh) 一种交换机固件保护系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant