CN106370999B - 一种基于mipi d-phy协议的回路测试系统 - Google Patents

一种基于mipi d-phy协议的回路测试系统 Download PDF

Info

Publication number
CN106370999B
CN106370999B CN201610807744.3A CN201610807744A CN106370999B CN 106370999 B CN106370999 B CN 106370999B CN 201610807744 A CN201610807744 A CN 201610807744A CN 106370999 B CN106370999 B CN 106370999B
Authority
CN
China
Prior art keywords
phy
module
control module
main control
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610807744.3A
Other languages
English (en)
Other versions
CN106370999A (zh
Inventor
王鹏
吴涛
高鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Information Technology Research Center
Shanghai Advanced Research Institute of CAS
Original Assignee
Shanghai Information Technology Research Center
Shanghai Advanced Research Institute of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Information Technology Research Center, Shanghai Advanced Research Institute of CAS filed Critical Shanghai Information Technology Research Center
Priority to CN201610807744.3A priority Critical patent/CN106370999B/zh
Publication of CN106370999A publication Critical patent/CN106370999A/zh
Application granted granted Critical
Publication of CN106370999B publication Critical patent/CN106370999B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]

Abstract

本发明提供一种基于MIPI D‑PHY协议的回路测试系统，包括：封装于同一块测试片中的D‑PHY受控模块、D‑PHY主控模块、回路模块和控制模块；所述D‑PHY受控模块和所述D‑PHY主控模块分属不同时钟域，分别通过PPI总线与所述回路模块相连；所述回路模块通过PPI总线在所述D‑PHY受控模块和所述D‑PHY主控模块之间接收和转发数据；所述控制模块分别与所述D‑PHY受控模块、所述D‑PHY主控模块和所述回路模块连接，控制所述D‑PHY受控模块、所述D‑PHY主控模块和所述回路模块的参数配置。本发明的测试系统良好地实现了跨时钟域的集成测试，同时将两个单独使用的芯片模块集成于一款测试片中的设计，简化了D‑PHY芯片验证的复杂度。

Description

一种基于MIPI D-PHY协议的回路测试系统
技术领域
本发明涉及集成电路设计领域，特别是涉及一种基于MIPI D-PHY协议的回路测试系统。
背景技术
MIPI是Mobile Industry Processor Interface的缩写，即移动行业处理器接口。D-PHY，是MIPI协议中的一项，提供了对DSI(串行显示接口)和CSI(串行摄像头接口)在物理层上的定义，通过物理互连对主机与外设之间的数据进行管理、差错和通信，是手机内部摄像头、显示屏的一种标准化协议。D-PHY采用1对源同步的差分时钟和1～4对差分数据线来进行数据传输，数据传输采用DDR方式。D-PHY具有以下特点：
1.支持HS(High Speed)和LP(Low Power)两种工作模式；
2.差分传输，能够最大程度减少功耗；
3.速度快，传输数据量大。
D-PHY的使用常常分为主控和受控两个彼此独立的芯片使用。例如，CPU发送指令，通过LCD控制模块经PPI总线传输给D-PHY主控(TX)芯片，主控模块通过dp、dn差分线将数据发送给LCD设备的受控(RX)芯片，再经进一步调制后，在显示屏显示出来。
目前，主控和受控芯片在流片测试的过程中，往往是分开流片，测试方式较为灵活，但会带来面积的耗费，增加了测试时间和人力成本的开销。
发明内容
鉴于以上所述现有技术，本发明的目的在于提供一种基于MIPI D-PHY协议的回路测试系统，用于解决现有技术中的基于MIPI D-PHY协议的主控和受控芯片分开流片、测试带来的种种问题。
为实现上述目的及其他相关目的，本发明提供一种基于MIPI D-PHY协议的回路测试系统，包括：封装于同一块测试片中的D-PHY受控模块、D-PHY主控模块、回路模块和控制模块；其中，
所述D-PHY受控模块通过输入接口接收外部发包器发送的数据；
所述D-PHY主控模块通过输出接口向外部收包器发送数据；
所述D-PHY受控模块和所述D-PHY主控模块分属不同时钟域，分别通过PPI总线与所述回路模块相连；
所述回路模块通过PPI总线在所述D-PHY受控模块和所述D-PHY主控模块之间接收和转发数据；
所述控制模块分别与所述D-PHY受控模块、所述D-PHY主控模块和所述回路模块连接，控制所述D-PHY受控模块、所述D-PHY主控模块和所述回路模块的参数配置。
优选地，所述回路模块包括缓冲区，储存接收到的数据。
优选地，所述回路模块包括：
正向通路，接收所述D-PHY受控模块发出的数据，并将接收到的数据通过PPI总线转发至所述D-PHY主控模块，所述正向通路接收和转发高速数据与低功耗数据和低速时钟；
反向通路，接收所述D-PHY主控模块发出的数据，并将接收到的数据通过PPI总线转发至所述D-PHY受控模块，所述反向通路接收和转发低功耗数据和低速时钟。
进一步优选地，所述回路模块的反向通路通过转换PPI总线的控制权实现数据传输方向的转换。
进一步优选地，所述D-PHY受控模块、所述D-PHY主控模块、所述回路模块均包括高速数据通道、低速数据通道和时钟通道；所述高速数据经由高速数据通道传输，所述低功耗数据经由低速数据通道传输，所述低速时钟经由时钟通道传输。
优选地，所述控制模块通过外部SPI的输入信号控制所述D-PHY受控模块、所述D-PHY主控模块和所述回路模块的参数配置。
优选地，所述控制模块读取所述D-PHY受控模块、所述D-PHY主控模块和所述回路模块的当前状态参数发送给外部设备。
如上所述，本发明的基于MIPI D-PHY协议的回路测试系统，具有以下有益效果：
本发明的回路测试系统良好地实现了跨时钟域的集成测试，同时将两个单独使用的芯片模块集成于一款测试片中的设计，简化了D-PHY芯片验证的复杂度。
附图说明
图1显示为本发明实施例提供的基于MIPI D-PHY协议的回路测试系统结构示意图。
图2显示为本发明实施例提供的基于MIPI D-PHY协议的回路测试系统内部各模块间关系示意图。
元件标号说明
101 D-PHY受控模块
102 D-PHY主控模块
103 回路模块
104 控制模块
201 发包器
202 收包器
1031 正向通路
1032 反向通路
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
为了解决现有技术中基于MIPI D-PHY协议的主控和受控芯片分开流片、分开测试带来的面积耗费大、测试时间长和人力成本开销高等问题，本发明提供一种基于MIPI D-PHY协议的回路测试系统，将两个独立的模块封装于同一块测试片内，经回路模块相连，实现跨时钟域的模块集成测试。
请参阅图1，本实施例提供的基于MIPI D-PHY协议的回路测试系统，包括：封装于同一块测试片中的D-PHY受控模块101、D-PHY主控模块102、回路模块103和控制模块104。
其中，所述D-PHY受控模块101，即RX接收模块，通过输入接口接收外部发包器201发送的数据；所述D-PHY主控模块102，即TX接收模块，通过输出接口向外部收包器202发送数据；所述D-PHY受控模块101和所述D-PHY主控模块102分属不同时钟域，分别通过PPI(parallel peripheral interface，并行外设接口)总线与所述回路模块103相连。
所述回路模块103通过PPI总线在所述D-PHY受控模块101和所述D-PHY主控模块102之间接收和转发数据。
所述控制模块104分别与所述D-PHY受控模块101、所述D-PHY主控模块102和所述回路模块103连接，控制所述D-PHY受控模块101、所述D-PHY主控模块102和所述回路模块103的参数配置。
本实施例优选地，所述回路模块103可以包括缓冲区，用于储存接收到的数据。
本实施例优选地，所述回路模块103包括正向通路1031和反向通路1032，如图2所示。其中，所述正向通路1031接收所述D-PHY受控模块101发出的数据，并将接收到的数据通过PPI总线转发至所述D-PHY主控模块102；所述正向通路1031接收和转发高速(HS，High-Speed)数据与低功耗(LP，Low-Power)数据和低速时钟。反向通路1032，接收所述D-PHY主控模块102发出的数据，并将接收到的数据通过PPI总线转发至所述D-PHY受控模块101，所述反向通路1032接收和转发低功耗(LP，Low-Power)数据和低速时钟。
具体地，所述回路模块103的反向通路1032可以通过转换PPI总线的控制权实现数据传输方向的转换。
具体地，所述D-PHY受控模块101、所述D-PHY主控模块102、所述回路模块103均包括高速数据通道、低速数据通道和时钟通道；所述高速数据经由高速数据通道传输，所述低功耗数据经由低速数据通道传输，所述低速时钟经由时钟通道传输。
本实施例优选地，所述控制模块104可以通过外部SPI(Serial PeripheralInterface，串行外设接口)的输入信号控制所述D-PHY受控模块101、所述D-PHY主控模块102和所述回路模块103的参数配置。所述控制模块104也可以读取所述D-PHY受控模块101、所述D-PHY主控模块102和所述回路模块103的当前状态参数发送给外部设备，供测试分析使用。
本实施例的回路测试系统将回路模块、D-PHY受控模块、D-PHY主控模块集成于同一测试片中。D-PHY受控模块和D-PHY主控模块均基于MIPI D-PHY标准协议设计，回路模块分别与D-PHY受控模块和D-PHY主控模块的PPI总线相连，实现了两个模块间的PPI数据转义，同时支持高速数据通道、低速时钟和低速数据通道以及低速数据传输方向的转换。
采用该回路测试系统进行测试时：
发包器201由输入接口向测试片发送标准测试码流，所述标准测试码流可以为PRBS码、K28.5码或其他高速串行总线常用测试码型，经由测试片内部的D-PHY受控模块接收并通过PPI总线发送至内部回路模块，写入其中的缓冲区FIFO中；通过读取缓冲区，所存数据再经PPI发送到D-PHY主控模块中，而后又经测试片输出至外部收包器，从而实现对D-PHY受控、主控两个功能模块的全覆盖测试。
回路模块将D-PHY受控、主控两个功能模块通过PPI总线相连接，集成于同一块测试片中，在正向的数据传输过程中，回路模块用来实现对高速HS数据与低速LP数据的接收和转发，在转发LP数据的过程中，低速时钟经由时钟通道同步传输；反向通路中，回路模块只用来传输低速LP数据与低速时钟，实现过程分别通过对应的数据通道和时钟通道。
综上所述，本发明的回路测试系统良好地实现了跨时钟域的集成测试，同时将两个单独使用的芯片模块集成于一款测试片中的设计，简化了D-PHY芯片验证的复杂度。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (7)

1.一种基于MIPI D-PHY协议的回路测试系统，其特征在于，包括：封装于同一块测试片中的D-PHY受控模块、D-PHY主控模块、回路模块和控制模块；其中，
所述D-PHY受控模块通过输入接口接收外部发包器发送的数据；
所述D-PHY主控模块通过输出接口向外部收包器发送数据；
所述D-PHY受控模块和所述D-PHY主控模块分属不同时钟域，分别通过PPI总线与所述回路模块相连；
所述回路模块通过PPI总线在所述D-PHY受控模块和所述D-PHY主控模块之间接收和转发数据；
所述控制模块分别与所述D-PHY受控模块、所述D-PHY主控模块和所述回路模块连接，控制所述D-PHY受控模块、所述D-PHY主控模块和所述回路模块的参数配置。
2.根据权利要求1所述的基于MIPI D-PHY协议的回路测试系统，其特征在于：所述回路模块包括缓冲区，储存接收到的数据。
3.根据权利要求1所述的基于MIPI D-PHY协议的回路测试系统，其特征在于：所述回路模块包括：
正向通路，接收所述D-PHY受控模块发出的数据，并将接收到的数据通过PPI总线转发至所述D-PHY主控模块，所述正向通路接收和转发高速数据、低功耗数据和低速时钟；
反向通路，接收所述D-PHY主控模块发出的数据，并将接收到的数据通过PPI总线转发至所述D-PHY受控模块，所述反向通路接收和转发低功耗数据和低速时钟。
4.根据权利要求3所述的基于MIPI D-PHY协议的回路测试系统，其特征在于：所述回路模块的反向通路通过转换PPI总线的控制权实现数据传输方向的转换。
5.根据权利要求3所述的基于MIPI D-PHY协议的回路测试系统，其特征在于：所述D-PHY受控模块、所述D-PHY主控模块、所述回路模块均包括高速数据通道、低速数据通道和时钟通道；所述高速数据经由高速数据通道传输，所述低功耗数据经由低速数据通道传输，所述低速时钟经由时钟通道传输。
6.根据权利要求1所述的基于MIPI D-PHY协议的回路测试系统，其特征在于：所述控制模块通过外部SPI的输入信号控制所述D-PHY受控模块、所述D-PHY主控模块和所述回路模块的参数配置。
7.根据权利要求1所述的基于MIPI D-PHY协议的回路测试系统，其特征在于：所述控制模块读取所述D-PHY受控模块、所述D-PHY主控模块和所述回路模块的当前状态参数发送给外部设备。
CN201610807744.3A 2016-09-07 2016-09-07 一种基于mipi d-phy协议的回路测试系统 Expired - Fee Related CN106370999B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610807744.3A CN106370999B (zh) 2016-09-07 2016-09-07 一种基于mipi d-phy协议的回路测试系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610807744.3A CN106370999B (zh) 2016-09-07 2016-09-07 一种基于mipi d-phy协议的回路测试系统

Publications (2)

Publication Number Publication Date
CN106370999A CN106370999A (zh) 2017-02-01
CN106370999B true CN106370999B (zh) 2018-12-04

Family

ID=57898785

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610807744.3A Expired - Fee Related CN106370999B (zh) 2016-09-07 2016-09-07 一种基于mipi d-phy协议的回路测试系统

Country Status (1)

Country Link
CN (1) CN106370999B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108073539A (zh) * 2017-12-27 2018-05-25 上海集成电路研发中心有限公司 一种mipi接口的d-phy电路
CN109660516B (zh) * 2018-11-16 2022-01-25 武汉精立电子技术有限公司 Mipi c-phy信号发生方法、装置及系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8294482B2 (en) * 2008-03-14 2012-10-23 Apple Inc. Systems and methods for testing a peripheral interfacing with a processor according to a high-speed serial interface protocol
CN103558543A (zh) * 2013-11-20 2014-02-05 太仓思比科微电子技术有限公司 一种对cis芯片的量产测试方法
CN103595862A (zh) * 2013-10-25 2014-02-19 福州瑞芯微电子有限公司 一种mipi dsi控制器的测试系统
CN104992650A (zh) * 2015-07-20 2015-10-21 武汉精测电子技术股份有限公司 Mipi信号自动测试方法和装置
CN105611018A (zh) * 2016-01-08 2016-05-25 武汉精测电子技术股份有限公司 一种mipi lp信号测试系统及方法
CN105677524A (zh) * 2016-01-07 2016-06-15 北京小米移动软件有限公司 测试组件、连接器和测试主板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8294482B2 (en) * 2008-03-14 2012-10-23 Apple Inc. Systems and methods for testing a peripheral interfacing with a processor according to a high-speed serial interface protocol
CN103595862A (zh) * 2013-10-25 2014-02-19 福州瑞芯微电子有限公司 一种mipi dsi控制器的测试系统
CN103558543A (zh) * 2013-11-20 2014-02-05 太仓思比科微电子技术有限公司 一种对cis芯片的量产测试方法
CN104992650A (zh) * 2015-07-20 2015-10-21 武汉精测电子技术股份有限公司 Mipi信号自动测试方法和装置
CN105677524A (zh) * 2016-01-07 2016-06-15 北京小米移动软件有限公司 测试组件、连接器和测试主板
CN105611018A (zh) * 2016-01-08 2016-05-25 武汉精测电子技术股份有限公司 一种mipi lp信号测试系统及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
物理层推动移动性能创新——M-PHY测试小贴士和技巧;Chris Loberg;《中国集成电路》;20140205(第Z1期);第76-78页 *

Also Published As

Publication number Publication date
CN106370999A (zh) 2017-02-01

Similar Documents

Publication Publication Date Title
US11193973B2 (en) Device, system and method to support communication of test, debug or trace information with an external input/output interface
CN105051706B (zh) 用于具有pcie协议栈的低功率phy的操作的设备、方法和系统
CN103248537B (zh) 基于fc‑ae‑1553的混合航电系统测试仪
US8006008B2 (en) Apparatus and method for data processing having an on-chip or off-chip interconnect between two or more devices
CN109411007B (zh) 一种基于fpga的通用闪存测试系统
CN105354160B (zh) 一种速率可配式fpga片间通信的连接方法及系统
CN105141877A (zh) 一种基于可编程器件的信号转换装置
CN106370999B (zh) 一种基于mipi d-phy协议的回路测试系统
CN103210589A (zh) 在芯片上系统中结合独立逻辑块
CN102917213B (zh) 光纤视频图像传输系统及传输方法
CN104618697A (zh) 一种基于FPGA的全配置型Camera link转光纤实时图像光端机
CN105207848A (zh) 一种基于嵌入式芯片的SerDes误码率检测方法及系统
CN100479407C (zh) 一种同步串行接口装置
CN204256732U (zh) 基于PCI-Express接口的高速数据传输装置
CN102436840A (zh) 一种数字射频存储板
CN1985181A (zh) 半导体集成电路、检查装置和半导体集成电路的检查方法
CN109344099B (zh) Fpga应用系统无线调试下载装置
CN107255975B (zh) 一种利用高速总线实现fpga程序快速加载的装置及方法
US11616631B2 (en) Integrated circuit with radio frequency interconnect
CN203300153U (zh) 超大分辨率led拼接显示系统
CN202495998U (zh) 一种利用mini USB接口实现串口通信的数字电视及系统
CN204948223U (zh) 一种基于可编程器件的信号转换装置
CN101505176B (zh) 移动终端的蓝牙模组
US20100306437A1 (en) Method and apparatus to selectively extend an embedded microprocessor bus through a different external bus
CN201994962U (zh) 基于fpga芯片架构技术的以太网到e1信道适配器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181204

Termination date: 20190907

CF01 Termination of patent right due to non-payment of annual fee