CN105207848A - 一种基于嵌入式芯片的SerDes误码率检测方法及系统 - Google Patents

Abstract

本发明公开了一种基于嵌入式芯片的SerDes误码率检测方法，包括：向待测试嵌入式芯片的JTAG控制器发送控制信号；根据控制信号向测试信号单元发送写命令；根据写命令产生测试数据和对比数据；将对比数据与测试数据进行比较；存储测试数据与对比数据的比较结果；通过比较结果计算嵌入式芯片的SerDes误码率。其中，在测试之前将待测试嵌入式芯片的发送信号接口和接收信号接口连接；将JTAG调试接口与测试终端连接，以形成一个闭环的测试系统。本方法利用嵌入式芯片自带的JTAG调试接口和JTAG控制器来完成测试过程，不需要额外配置测试设备，节约成本，减少测试时间。此外，本发明还公开与该方法对应的系统。

Description

一种基于嵌入式芯片的SerDes误码率检测方法及系统

技术领域

本发明涉及芯片测试技术领域，特别是涉及一种基于嵌入式芯片的SerDes误码率检测方法及系统。

背景技术

SerDes(串化器/解串器)接口以下简称SerDes，常用于芯片至芯片和电路板至电路板之间的高速数据传输。芯片至芯片和电路板至电路板之间的数据传输性能主要体现在SerDes工作的性能上，也就是SerDes与SerDes之间数据通讯的能力，这个数值越高说明芯片性能越好，对SerDes设计技术要求也越高，在芯片形成产品之前不仅仅要测试芯片的功能、性能，还有一项关键任务就是芯片上的SerDes的误码率检测，当数据传输出错时，就有误码率产生，当传输出错超过一定的预期范围就无法容忍芯片的使用。这一关键测试技术决定整个芯片的使用生命。

随着SOC(SOC，SystemonChip，片上系统)性能在逐渐提升，对系统的带宽要求更高，并行接口已经被高速串行链接、或SerDes所取代。嵌入式芯片采用了SerDes技术的高速串行接口来取代传统的并行总线架构。基于SerDes的设计增加了系统带宽和性能，减少了信号数量，减少了嵌入式芯片引脚，同时带来了诸如减少板级布线冲突、降低开关噪声、更低的功耗和封装成本等许多好处。

而SerDes技术的主要缺点是需要非常精确、超低抖动的元件来提供用于控制高速率数据串行信号所需的参考时钟，这一技术不足是造成是误码率的根本原因，如何判断SSD主控芯片是否具有高可靠性，稳定性，低误码率的数据传输特性，完全靠SerDes信号传输的完整性，低误码率等特性。一般SerDes传输速率在10Gbps以上，这种高速传输数据很容易造成数据传输丢失或者出错，导致嵌入式芯片的SerDes误码率非常高，为了更高质量的嵌入式芯片，在设计技术上要求非常高，同时在测试时要求同样非常精准，在测试SerDes误码率也是嵌入式芯片设计中一个难题。

传统的测试技术通过测试FPGA或者误码率检测仪器与SOC评估芯片互连通讯，由FPGA或者误码率检测仪器发送一系列数据加载到SOC评估芯片上，通过一个来回再在SerDes接口接收数据，用发送数据和接收数据对比来判断，从而得出误码率。这种技术对FPGA元器件布线、FPGA设计要求很高，给测试带来困难；同时在购买FPGA或者误码率检测仪器带来测试上的巨大成本和拉长测试周期。

由此可见，如何降低基于嵌入式芯片的SerDes误码率检测的成本是本领域技术人员亟待解决的问题。

发明内容

本发明的目的是提供一种基于嵌入式芯片的SerDes误码率检测方法，用于降低基于嵌入式芯片的SerDes误码率检测的成本。此外，本发明的目的还提供与上述方法对应的系统。

为解决上述技术问题，本发明提供一种基于嵌入式芯片的SerDes误码率检测方法，将待测试嵌入式芯片的发送信号接口和接收信号接口连接；将所述待测试嵌入式芯片的JTAG调试接口与测试终端连接；该方法包括：

向所述待测试嵌入式芯片的JTAG控制器发送控制信号；

根据所述控制信号向测试信号单元发送写命令；

根据所述写命令产生测试数据和对比数据；

将所述对比数据与所述测试数据进行比较；

存储所述测试数据与所述对比数据的比较结果；

通过所述比较结果计算所述嵌入式芯片的SerDes误码率；

其中，通过所述发送信号接口和所述接收信号接口将所述测试数据返回以与所述对比数据进行比较。

优选地，所述通过所述发送信号接口和所述接收信号接口将所述测试数据返回以与所述对比数据进行比较具体包括：

将所述测试数据传输至所述待测试嵌入式芯片的发送信号接口；

将所述待测试嵌入式芯片的接收信号接口的所述测试数据发送至所述测试信号单元。

优选地，所述根据所述控制信号向测试信号单元发送写命令并根据所述写命令产生测试数据具体包括：

配置发送方的测试时间；

产生发送方的启动测试命令；

产生测试数据。

优选地，所述根据所述控制信号产生对比数据具体包括：

配置接收方的测试时间；

产生接收方的启动测试命令；

产生对比数据。

优选地，在所述存储所述测试数据与所述对比数据的比较结果之后还包括：读取所述比较结果；

其中，通过处理器将所述对比数据与所述测试数据进行比较以得到所述比较结果。

一种基于嵌入式芯片的SerDes误码率检测系统，将待测试嵌入式芯片的发送信号接口和接收信号接口连接；将所述待测试嵌入式芯片的JTAG调试接口与测试终端连接；该系统包括：

测试终端，用于向所述待测试嵌入式芯片的JTAG控制器发送控制信号，并通过比较结果计算所述嵌入式芯片的SerDes误码率。

与所述测试终端通信连接的JTAG控制器，用于根据所述控制信号向测试信号单元发送写命令；

与所述JTAG控制器通信连接的测试信号单元，用于根据所述写命令产生测试数据和对比数据，将所述对比数据与所述测试数据进行比较，并存储所述测试数据与所述对比数据的比较结果；

其中，通过所述发送信号接口和所述接收信号接口将所述测试数据返回以与所述对比数据进行比较。

优选地，还包括：

发送逻辑电路，用于将所述测试数据传输至所述待测试嵌入式芯片的发送信号接口；

接收逻辑电路，用于将所述待测试嵌入式芯片的接收信号接口的所述测试数据发送至所述测试信号单元。

优选地，所述测试信号单元包括：

第一时间寄存器，用于配置发送方的测试时间；

第一控制寄存器，用于产生发送方的启动测试命令；

第一PRBS电路，用于产生测试数据。

优选地，所述测试信号单元还包括：

第二时间寄存器，用于配置接收方的测试时间；

第二控制寄存器，用于产生接收方的启动测试命令；

第二PRBS电路，用于产生对比数据。

优选地，所述测试信号单元还包括：

错误寄存器，用于存储所述测试数据与所述对比数据的比较结果；

处理器，用于将所述对比数据与所述测试数据进行比较。

本发明所提供的基于嵌入式芯片的SerDes误码率检测方法，在测试之前将待测试嵌入式芯片的发送信号接口和接收信号接口连接；将待测试嵌入式芯片的JTAG调试接口与测试终端连接，以形成一个闭环的测试系统。本方法利用嵌入式芯片自带的JTAG调试接口和JTAG控制器来完成测试过程。不需要额外配置测试设备或仪器，不用对元器件布线和额外的测试电路设计，节约成本，减少测试时间。此外，本发明还提供与该方法对应的系统。

附图说明

为了更清楚地说明本发明实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明提供的一种基于嵌入式芯片的SerDes误码率检测方法的流程图；

图2为本发明提供的基于嵌入式芯片的SerDes误码率检测系统的结构图；

图3为本发明提供的另一种基于嵌入式芯片的SerDes误码率检测系统的结构图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护范围。

本发明的核心是提供一种基于嵌入式芯片的SerDes误码率检测方法及系统。

为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。

实施例一

图1为本发明提供的一种基于嵌入式芯片的SerDes误码率检测方法的流程图。如图1所示，基于嵌入式芯片的SerDes误码率检测方法，包括：

S10：向待测试嵌入式芯片的JTAG控制器发送控制信号。

S11：根据控制信号向测试信号单元发送写命令。

S12：根据写命令产生测试数据和对比数据。

S13：将对比数据与测试数据进行比较。

S14：存储测试数据与对比数据的比较结果。

S15：通过比较结果计算嵌入式芯片的SerDes误码率。

其中，通过发送信号接口和接收信号接口将测试数据返回以与对比数据进行比较。

由于嵌入式芯片通常具有JTAG调试接口并自带有JTAG控制器，在芯片正常使用时，将测试相关的电路关闭，这样几乎不占用芯片的功耗。当需要测试时，不需要额外配置测试设备或仪器，不用对元器件布线和额外的测试电路设计。需要说明的是，在进行本发明提供的方法之前，需要首先将待测试嵌入式芯片的发送信号接口和接收信号接口连接；将待测试嵌入式芯片的JTAG调试接口与测试终端连接，则构成一个闭环测试系统。

当把测试终端和嵌入式芯片的JTAG控制器连接好之后，测试终端向待测试嵌入式芯片的JTAG控制器发送控制信号，该控制信号发送至JTAG控制器后，JTAG控制器根据该控制信号，按照JTAG协议向与其连接的测试信号单元发送写命令。该写命令可以产生相应的测试数据和对比数据，通过对测试数据和对比数据比较得到比较结果，然后将比较结果存储以便后续查看，最后由测试时间换算得到测试数据的量(一个时钟周期出一个数据)，通过比较结果(出错的值)和测试数据的量计算嵌入式芯片的SerDes误码率。

本发明提供的基于嵌入式芯片的SerDes误码率检测方法，在测试之前将待测试嵌入式芯片的发送信号接口和接收信号接口连接；将待测试嵌入式芯片的JTAG调试接口与测试终端连接，以形成一个闭环的测试系统。本方法利用嵌入式芯片自带的JTAG调试接口和JTAG控制器来完成测试过程。不需要额外配置测试设备或仪器，不用对元器件布线和额外的测试电路设计，节约成本，减少测试时间。

需要说明的是，本发明中的测试终端可以是任何形式的硬件，例如，可以是上位机，电脑等设备。此外，在对比数据和测试数据比较时，可以采用异或运算的逻辑，当二者的数据相同时，则比较结果为0，否则，比较结果为1。在具体实施中，可以将所有的比较结果均存储，但是为了节约存储空间和节约存储时间，也可以只对比较结果为1的进行计数累加，将累加结果存储。

其中，通过发送信号接口和接收信号接口将测试数据返回以与对比数据进行比较具体包括：

将测试数据传输至待测试嵌入式芯片的发送信号接口；

将待测试嵌入式芯片的接收信号接口的测试数据发送至所述测试信号单元。

本发明中测试信号单元分为测试信号发送模块和测试信号接收模块。在具体实施中，产生了测试数据之后，需要将测试数据传输至发送信号接口，由于发送信号接口和接收信号接口连接，所以接收信号接口也就获取了测试数据。然后再将接收信号接口的测试数据发送至测试信号接收模块。

作为一种优选的实施方式，根据控制信号向测试信号单元发送写命令并根据写命令产生测试数据具体包括：

配置发送方的测试时间；

产生发送方的启动测试命令；

产生测试数据。

在具体实施中，需要根据控制信号向测试信号单元发送写命令，该写命令具体要执行三个步骤，第一是配置发送方的测试时间，在实际应用中可以根据实际情况设定测试时间，测试时间从0.01毫秒-100秒内任意设定，测试时间越长，则测试的数据越多，评判误码率的效果也更好。第二是产生发送方的启动测试命令，该命令产生后，则启动测试。第三是产生测试数据，待启动测试命令产生后，则开始产生测试数据。该数据可以是由发送方的PRBS电路产生伪随机数据。

作为一种优选的实施方式，根据控制信号产生对比数据具体包括：

配置接收方的测试时间；

产生接收方的启动测试命令；

产生对比数据。

在具体实施中，需要根据控制信号产生对比数据，具体要执行三个步骤，第一是配置接收方的测试时间，在实际应用中可以根据实际情况设定测试时间，测试时间从0.01毫秒-100秒内任意设定，测试时间越长，则测试的数据越多，评判误码率的效果也更好。第二是产生接收方的启动测试命令，该命令产生后，则启动测试。第三是产生对比数据，待启动测试命令产生后，则开始产生对比数据。该数据可以是由接收方的PRBS电路产生伪随机数据。

其中，在存储测试数据与对比数据的比较结果之后还包括：读取比较结果。通过处理器将对比数据与测试数据进行比较以得到比较结果。

为了方便获取比较结果，在具体实施中，通过处理器对测试数据和对比数据进行比较。在存储了比较结果之后，还可以将其读取。

实施例二

图2为本发明提供的基于嵌入式芯片的SerDes误码率检测系统的结构图。基于嵌入式芯片的SerDes误码率检测系统，该系统包括：

测试终端20，用于向待测试嵌入式芯片的JTAG控制器21发送控制信号，并通过比较结果计算嵌入式芯片的SerDes误码率；

与测试终端通信连接的JTAG控制器21，用于根据控制信号向测试信号单元发送写命令；

与JTAG控制器21通信连接的测试信号单元22，用于根据写命令产生测试数据和对比数据，将对比数据与测试数据进行比较，并存储测试数据与对比数据的比较结果；

其中，通过发送信号接口23和接收信号接口24将测试数据返回以与对比数据进行比较。

由于嵌入式芯片通常具有JTAG调试接口并自带有JTAG控制器21，在芯片正常使用时，将测试相关的电路关闭，这样几乎不占用芯片的功耗。当需要测试时，不需要额外配置测试设备或仪器，不用对元器件布线和额外的测试电路设计。需要说明的是，在进行本发明提供的方法之前，需要首先将待测试嵌入式芯片的发送信号接口TX和接收信号接口RX连接，具体的，将发送信号接口TX的TX_P与接收信号接口RX的RX_P，将发送信号接口TX的TX_N与接收信号接口RX的RX_N；将待测试嵌入式芯片的JTAG调试接口与测试终端20连接，则构成一个闭环测试系统。

当把测试终端20和嵌入式芯片的JTAG控制器21连接好之后，测试终端20向待测试嵌入式芯片的JTAG控制器21发送控制信号，该控制信号发送至JTAG控制器21后，JTAG控制器21根据该控制信号，按照JTAG协议向与其连接的测试信号单元22发送写命令。该写命令可以产生相应的测试数据和对比数据，通过对测试数据和对比数据比较得到比较结果，然后将比较结果存储以便后续查看，最后由测试时间换算得到测试数据的量(一个时钟周期出一个数据)，通过比较结果(出错的值)和测试数据的量计算嵌入式芯片的SerDes误码率。

其中，如图2所示，测试信号单元与发送信号接口TX和接收信号接口RX之间还包括：发送逻辑电路23，用于将测试数据传输至待测试嵌入式芯片的发送信号接口TX；接收逻辑电路24，用于将待测试嵌入式芯片的接收信号接口RX的测试数据发送至测试信号单元的测试信号接收模块。本发明中测试信号单元可以分为测试信号发送模块和测试信号接收模块，在图中为标出。

本发明提供的基于嵌入式芯片的SerDes误码率检测系统，在测试之前将待测试嵌入式芯片的发送信号接口和接收信号接口连接；将待测试嵌入式芯片的JTAG调试接口与测试终端连接，以形成一个闭环的测试系统。本系统利用嵌入式芯片自带的JTAG调试接口和JTAG控制器来完成测试过程。不需要额外配置测试设备或仪器，不用对元器件布线和额外的测试电路设计，节约成本，减少测试时间。

需要说明的是，本发明中的测试终端可以是任何形式的硬件，例如，可以是上位机，电脑等设备。此外，在对比数据和测试数据比较时，可以采用异或运算的逻辑，当二者的数据相同时，则比较结果为0，否则，比较结果为1。在具体实施中，可以将所有的比较结果均存储，但是为了节约存储空间和节约存储时间，也可以只对比较结果为1的进行计数累加，将累加结果存储。

图3为本发明提供的另一种基于嵌入式芯片的SerDes误码率检测系统的结构图。在上述实施例的基础上，测试信号单元22包括：

第一时间寄存器220，用于配置发送方的测试时间；

第一控制寄存器221，用于产生发送方的启动测试命令；

第一PRBS电路222，用于产生测试数据。

在具体实施中，需要根据控制信号向测试信号单元22发送写命令，该写命令具体要执行三个步骤，第一是第一时间寄存器220配置发送方的测试时间，在实际应用中可以根据实际情况设定测试时间，测试时间从0.01毫秒-100秒内任意设定，测试时间越长，则测试的数据越多，评判误码率的效果也更好。第二是第一控制寄存器221产生发送方的启动测试命令，该命令产生后，则启动测试。第三是第一PRBS电路222产生测试数据，待启动测试命令产生后，则开始产生测试数据。该数据可以是由发送方的PRBS电路产生伪随机数据。

测试信号单元22还包括：

第二时间寄存器223，用于配置接收方的测试时间；

第二控制寄存器224，用于产生接收方的启动测试命令；

第二PRBS电路225，用于产生对比数据。

在具体实施中，需要根据控制信号产生对比数据，具体要执行三个步骤，第一是第二时间寄存器223配置接收方的测试时间，在实际应用中可以根据实际情况设定测试时间，测试时间从0.01毫秒-100秒内任意设定，测试时间越长，则测试的数据越多，评判误码率的效果也更好。第二是第二控制寄存器224产生接收方的启动测试命令，该命令产生后，则启动测试。第三是第二PRBS电路225产生对比数据，待启动测试命令产生后，则开始产生对比数据。该数据可以是由接收方的PRBS电路产生伪随机数据。

其中，在上述实施例的基础上，测试信号单元22还包括：错误寄存器226，用于存储测试数据与对比数据的比较结果；

处理器227，用于将所述对比数据与所述测试数据进行比较。

为了方便获取比较结果，在具体实施中，通过处理器227对测试数据和对比数据进行比较。处理器227与错误寄存器226连接，处理器227将比较结果传输至错误寄存器226。在错误寄存器226存储了比较结果之后，还可以通过JTAG控制器21将其读取。

以上对本发明所提供的基于嵌入式芯片的SerDes误码率检测方法及系统进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (10)

1.一种基于嵌入式芯片的SerDes误码率检测方法，其特征在于，将待测试嵌入式芯片的发送信号接口和接收信号接口连接；将所述待测试嵌入式芯片的JTAG调试接口与测试终端连接；该方法包括：

向所述待测试嵌入式芯片的JTAG控制器发送控制信号；

根据所述控制信号向测试信号单元发送写命令；

根据所述写命令产生测试数据和对比数据；

将所述对比数据与所述测试数据进行比较；

存储所述测试数据与所述对比数据的比较结果；

通过所述比较结果计算所述嵌入式芯片的SerDes误码率；

其中，通过所述发送信号接口和所述接收信号接口将所述测试数据返回以与所述对比数据进行比较。

2.根据权利要求1所述的基于嵌入式芯片的SerDes误码率检测方法，其特征在于，所述通过所述发送信号接口和所述接收信号接口将所述测试数据返回以与所述对比数据进行比较具体包括：

将所述测试数据传输至所述待测试嵌入式芯片的发送信号接口；

将所述待测试嵌入式芯片的接收信号接口的所述测试数据发送至所述测试信号单元。

3.根据权利要求2所述的基于嵌入式芯片的SerDes误码率检测方法，其特征在于，所述根据所述控制信号向测试信号单元发送写命令并根据所述写命令产生测试数据具体包括：

配置发送方的测试时间；

产生发送方的启动测试命令；

产生测试数据。

4.根据权利要求2所述的基于嵌入式芯片的SerDes误码率检测方法，其特征在于，所述根据所述控制信号产生对比数据具体包括：

配置接收方的测试时间；

产生接收方的启动测试命令；

产生对比数据。

5.根据权利要求1至4任意一项所述的基于嵌入式芯片的SerDes误码率检测方法，其特征在于，在所述存储所述测试数据与所述对比数据的比较结果之后还包括：读取所述比较结果；

其中，通过处理器将所述对比数据与所述测试数据进行比较以得到所述比较结果。

6.一种基于嵌入式芯片的SerDes误码率检测系统，其特征在于，将待测试嵌入式芯片的发送信号接口和接收信号接口连接；将所述待测试嵌入式芯片的JTAG调试接口与测试终端连接；该系统包括：

测试终端，用于向所述待测试嵌入式芯片的JTAG控制器发送控制信号，并通过比较结果计算所述嵌入式芯片的SerDes误码率。

与所述测试终端通信连接的JTAG控制器，用于根据所述控制信号向测试信号单元发送写命令；

与所述JTAG控制器通信连接的测试信号单元，用于根据所述写命令产生测试数据和对比数据，将所述对比数据与所述测试数据进行比较，并存储所述测试数据与所述对比数据的比较结果；

其中，通过所述发送信号接口和所述接收信号接口将所述测试数据返回以与所述对比数据进行比较。

7.根据权利要求6所述的基于嵌入式芯片的SerDes误码率检测系统，其特征在于，还包括：

发送逻辑电路，用于将所述测试数据传输至所述待测试嵌入式芯片的发送信号接口；

接收逻辑电路，用于将所述待测试嵌入式芯片的接收信号接口的所述测试数据发送至所述测试信号单元。

8.根据权利要求7所述的基于嵌入式芯片的SerDes误码率检测系统，其特征在于，所述测试信号单元包括：

第一时间寄存器，用于配置发送方的测试时间；

第一控制寄存器，用于产生发送方的启动测试命令；

第一PRBS电路，用于产生测试数据。

9.根据权利要求7所述的基于嵌入式芯片的SerDes误码率检测系统，其特征在于，所述测试信号单元还包括：

第二时间寄存器，用于配置接收方的测试时间；

第二控制寄存器，用于产生接收方的启动测试命令；

第二PRBS电路，用于产生对比数据。

10.根据权利要求6至9任意一项所述的基于嵌入式芯片的SerDes误码率检测系统，其特征在于，所述测试信号单元还包括：

错误寄存器，用于存储所述测试数据与所述对比数据的比较结果；

处理器，用于将所述对比数据与所述测试数据进行比较。