CN108052473B - 串行通信装置 - Google Patents

串行通信装置 Download PDF

Info

Publication number
CN108052473B
CN108052473B CN201711395761.1A CN201711395761A CN108052473B CN 108052473 B CN108052473 B CN 108052473B CN 201711395761 A CN201711395761 A CN 201711395761A CN 108052473 B CN108052473 B CN 108052473B
Authority
CN
China
Prior art keywords
shift
module
signal
input
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711395761.1A
Other languages
English (en)
Other versions
CN108052473A (zh
Inventor
郭明昆
孟建熠
邱蔚
杨军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou C Sky Microsystems Co Ltd
Original Assignee
Hangzhou C Sky Microsystems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou C Sky Microsystems Co Ltd filed Critical Hangzhou C Sky Microsystems Co Ltd
Priority to CN201711395761.1A priority Critical patent/CN108052473B/zh
Publication of CN108052473A publication Critical patent/CN108052473A/zh
Priority to PCT/CN2018/122617 priority patent/WO2019120282A1/en
Priority to EP18892960.8A priority patent/EP3714369A4/en
Priority to US16/479,565 priority patent/US10922263B2/en
Priority to JP2020532007A priority patent/JP7212687B2/ja
Application granted granted Critical
Publication of CN108052473B publication Critical patent/CN108052473B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C

Abstract

本发明提供一种串行通信装置。所述装置包括：APB总线接口模块、输入输出接口模块、控制模块、收发使能模块、移位寄存模块及中断产生模块，其中，移位寄存模块通过APB总线接口模块获取主机下发的写数据，在移位使能信号有效时，将写数据串行移出，移出的串行数据通过输入输出接口模块下发到从机，以及，通过输入输出接口模块获取从机上传的串行数据，在移位使能信号有效时，将串行数据串行移入，并根据移入的串行数据得到读数据，读数据通过APB总线接口模块上传到主机。本发明能够节约主机串行通信时所消耗的资源。

Description

串行通信装置
技术领域
本发明涉及嵌入式系统技术领域，尤其涉及一种串行通信装置。
背景技术
串行通信是目前广泛使用的一种通信方式，应用范围极其广泛，如计算机外设、工业控制等场合。它既可以接收外围设备的串行数据输入，并转换成计算机内部所需的并行数据，也可以把计算机内部的并行数据转换成串行数据，并发送给外围设备。对于数据传输速率要求不高的设备，使用串行通信是一种性价比较高的设计方案。
GPIO(General Purpose Input Output)是指通用输入输出，主机可以通过总线向GPIO写入电平或读出GPIO的电平，进而实现串行通信。主机通过GPIO实现串行通信需要借助于发送/接收中断，串行通信装置会频繁向主机发起中断请求，然后主机响应中断请求，按比特频繁写入或读出串行数据，在这个过程中，需要消耗大量主机资源。
发明内容
本发明提供一种串行通信装置，主机通过该串行通信装置和从机进行通信，只需要消耗少量资源。
本发明提供一种串行通信装置，用于实现主机和从机之间的数据传输，包括：
APB总线接口模块，与主机的APB总线连接；
输入输出接口模块，与从机的数据接口连接；
控制模块，通过所述APB总线接口模块获取主机下发的控制信息，输出控制信号；
收发使能模块，根据所述控制信号，产生移位使能信号；
移位寄存模块，通过所述APB总线接口模块获取主机下发的写数据，在所述移位使能信号有效时，将所述写数据串行移出，移出的串行数据通过所述输入输出接口模块下发到从机，以及，通过所述输入输出接口模块获取从机上传的串行数据，在所述移位使能信号有效时，将所述串行数据串行移入，并根据移入的串行数据得到读数据，所述读数据通过所述APB总线接口模块上传到主机；
中断产生模块，根据所述控制信号、移位使能信号及所述移位寄存模块移入的串行数据产生一个中断请求信号，以通知主机重新下发控制信息。
可选地，所述控制模块输出的控制信号包括传输使能信号、传输方向信号、波特率信号、传输长度信号、监测使能信号及监测类型信号。
可选地，所述收发使能模块根据所述传输使能信号和波特率信号，产生移位使能信号。
可选地，所述移位寄存模块包括依次串联的多个移位子模块，前一个移位子模块的输出端与后一个移位子模块的第一输入端连接，最前一个移位子模块的第一输入端输入所述移入的串行数据，最后一个移位子模块的输出端输出所述移出的串行数据，每个移位子模块的第一控制端输入所述移位使能信号，每个移位子模块的第二控制端输入写使能信号，每个移位子模块的第二输入端各自输入所述写数据的一位数据，每个移位子模块的输出端各自输出所述读数据的一位数据。
可选地，所述移位子模块包括第一多路选择器、第二多路选择器及触发器，其中，
所述第一多路选择器的输出端与所述第二多路选择器的第二输入端连接，所述第二多路选择器的输出端与所述触发器的输入端连接，所述触发器的输出端与所述第一多路选择器的第二输入端连接；
所述第一多路选择器的第一输入端作为移位子模块的第一输入端；
所述第一多路选择器的控制端作为移位子模块的第一控制端；
所述第二多路选择器的第一输入端作为移位子模块的第二输入端；
所述第二多路选择器的控制端作为移位子模块的第二控制端；
所述触发器的输出端作为移位子模块的输出端。
可选地，所述中断产生模块，当所述移位寄存模块移入或移出的串行数据的位数达到设定的传输长度时，产生传输中断请求信号，或者，当监测到所述移位寄存模块移入的串行数据信号满足设定的变化沿时，产生监测中断请求信号。
可选地，所述中断产生模块，根据所述传输使能信号、移位使能信号及传输长度信号，产生所述传输中断请求信号，或者，根据所述监测使能信号、监测类型信号及所述移位寄存模块移入的串行数据信号，产生所述监测中断请求信号。
可选地，所述输入输出接口模块包括输入单元和输出单元，其中，
所述输入单元采用两个D触发器级联构成的同步器，所述输入单元输入从机上传的串行数据，输出所述移位寄存模块移入的串行数据；
所述输出单元包括多路选择器和D触发器，所述多路选择器的第一输入端输入所述移位寄存模块移出的串行数据，所述多路选择器的控制端输入所述移位使能信号，所述多路选择器的输出端与所述D触发器的输入端连接，所述D触发器的输出端与所述多路选择器的第二输入端连接，所述D触发器的输出端输出下发到从机的串行数据；
所述输入输出接口模块还包括输出使能信号线，用于传输输出使能信号，所述输出使能信号根据所述传输方向信号得到。
本发明提供的串行通信装置，包括APB总线接口模块、输入输出接口模块、控制模块、收发使能模块、移位寄存模块及中断产生模块，在控制模块的作用下，通过收发使能模块产生移位使能信号，在移位使能信号的控制下，移位寄存模块进行串行数据的移出或移入，并在满足设定条件时由中断产生模块产生中断以改变数据传输的状态。与现有技术相比，本发明无需频繁通过中断进行串行数据的接收或发送，节省主机资源，同时数据传输按照设定的波特率进行，能够对发送或接收数据的速率进行控制。
附图说明
图1为本发明的串行通信装置的一个实施例的结构示意图；
图2为APB总线写数据的时序图；
图3为APB总线读数据的时序图；
图4为本发明一个实施例的控制模块的电路结构示意图；
图5为本发明一个实施例的收发使能模块的电路结构示意图；
图6为本发明一个实施例的移位寄存模块的电路结构示意图；
图7为本发明一个实施例的中断产生模块的电路结构示意图；
图8为本发明一个实施例的输入输出接口模块的电路结构示意图；
图9为主机使用本发明的串行通信装置实现串行发送数据的流程图；
图10为主机使用本发明的串行通信装置实现串行接收数据的流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种串行通信装置，用于实现主机和从机之间的数据传输，如图1所示，所述装置包括：APB总线接口模块1、输入输出接口模块2、控制模块3、收发使能模块4、移位寄存模块5及中断产生模块6，其中，
APB总线接口模块1，与主机的APB总线连接，负责与APB主机通信；
输入输出接口模块2，与从机的数据接口连接，负责与从机通信；
控制模块3，通过APB总线接口模块1获取主机下发的控制信息，输出控制信号；
收发使能模块4，根据所述控制信号，产生移位使能信号；
移位寄存模块5，通过APB总线接口模块1获取主机下发的写数据和写使能信号并接收移位使能信号，在写使能信号有效时，并行写入写数据，在写使能信号无效且移位使能信号有效时，将写数据串行移出，移出的串行数据通过输入输出接口模块2下发到从机，以及，通过输入输出接口模块2获取从机上传的串行数据，在移位使能信号有效时，将串行数据串行移入并根据移入的串行数据得到读数据，读数据通过APB总线接口模块1上传到主机；
中断产生模块6，根据所述控制信号、移位使能信号及移位寄存模块5移入的串行数据产生一个中断请求信号，以通知主机重新下发控制信息。
具体地，APB总线接口模块1拥有APB总线定义的所有信号线，空闲时选通信号(PSEL)与使能信号(PENABLE)均为低，数据(PDATA)与地址(PADDR)无效。
发生一次APB写操作时，时序图如图2所示，在准备周期主机将数据(PWDATA)，地址(PADDR)准备好，同时置位选通信号(PSEL)，在使能周期置位使能信号(PENABLE)。这些信号必须保持到使能周期末的上升沿，在此上升沿，数据将根据地址写入相应寄存器。
发生一次APB读操作时，时序图如图3所示，在准备周期主机将地址(PADDR)准备好，同时置位选通信号(PSEL)，在使能周期置位使能信号(PENABLE)，同时APB总线接口模块根据地址将数据(PRDATA)准备好。这些信号必须保持到使能周期末的上升沿，在此上升沿，主机将读走数据。
可选地，在本发明实施例中，如图4所示，控制模块3包括多路选择器301和寄存器302，301的第一输入端输入24位的控制信息wdata[23:0]，301的控制端输入控制模块的写使能信号wen_0，301的输出端和302的输入端连接，302的输出端和301的第二输入端连接，当wen_0有效，即wen_0＝1时，控制信息wdata[23:0]写入到寄存器302，302的输出端输出控制信号，控制信号包括传输使能信号r_trans_en，传输方向信号r_direction，波特率信号r_baud，传输长度信号r_num，监测使能信号r_mnt_en以及监测类型信号r_mnt_type，其中，
传输使能信号r_trans_en，高电平时开启串行数据的发送或接收；
传输方向信号r_direction，高电平时指示接收数据，低电平时指示发送数据；
波特率信号r_baud，指示数据发送或接收的波特率；
传输长度信号r_num，指示数据发送或接收的位数；
监测使能信号r_mnt_en，高电平时开启监测串行输入数据信号的变化沿；
监测类型信号r_mnt_type，高电平时指示监测串行输入数据信号的下降沿，低电平时指示监测串行输入数据信号的上升沿。
进一步地，收发使能模块4，根据传输使能信号r_trans_en和波特率信号r_baud，产生移位使能信号shift_en。如图5所示，收发使能模块4包括多路选择器401、寄存器402、加法器403、比较器404、或门405、反相器406及与门407，多路选择器401的第一输入端输入低电平信号，多路选择器401的输出端与寄存器402的输入端连接，寄存器402的输出端分别连接至加法器403的第一输入端和比较器404的第一输入端，403的第二输入端输入数值1，403的输出端与多路选择器401的第二输入端连接，404的第二输入端输入波特率信号r_baud，404的输出端分别连接至或门405的第一输入端和与门407的第一输入端，传输使能信号r_trans_en直接输入与门407的第二输入端，同时传输使能信号r_trans_en经反相器406反相后输入或门405的第二输入端，或门405的输出端与多路选择器401的控制端连接，与门407的输出端得到移位使能信号shift_en。
上述收发使能模块4，能够按照设定的波特率产生移位使能信号shift_en。当传输使能信号r_trans_en为高电平时，寄存器402的值在时钟上升沿累加。当寄存器402的值与波特率信号r_baud的值相等时，移位使能信号shift_en有效，寄存器402在下一个时钟上升沿清零，重新开始计数。
进一步地，如图6所示，移位寄存模块5包括四个移位子模块501～504，移位子模块的个数取决于和主机通信时并行数据的位数，即写数据的位数或者读数据的位数，每个移位子模块结构相同，包括第一多路选择器、第二多路选择器及触发器，其中，第一多路选择器的输出端与第二多路选择器的第二输入端连接，第二多路选择器的输出端与触发器的输入端连接，触发器的输出端与第一多路选择器的第二输入端连接；第一多路选择器的第一输入端作为移位子模块的第一输入端；第一多路选择器的控制端作为移位子模块的第一控制端；第二多路选择器的第一输入端作为移位子模块的第二输入端；第二多路选择器的控制端作为移位子模块的第二控制端；触发器的输出端作为移位子模块的输出端。
移位子模块501～504依次串联，501的第一输入端输入移入的串行数据shift_in，501的输出端与502的第一输入端连接，502的输出端与503的第一输入端连接，503的输出端与504的第一输入端连接，504的输出端输出移出的串行数据shift_out，501～504的第一控制端分别输入移位使能信号shift_en，501～504的第二控制端分别输入移位寄存模块的写使能信号wen_1，501～504的第二输入端分别输入四位写数据wdata[3:0]的一位数据，501～504的输出端分别输出四位读数据rdata[3:0]的一位数据。
上述移位寄存模块5，当主机向从机写入数据时，当wen_1有效，即wen_1＝1时，选通四位写数据wdata[3:0]作为各触发器的输入，当wen_1无效且移位使能信号shift_en有效，即wen_1＝0且shift_en＝1时，将并行数据串行移出；当主机读取从机中存储的数据时，当移位使能信号shift_en有效，即shift_en＝1时，将串行数据shift_in依序移入到各触发器，主机通过读取读数据rdata[3:0]获取并行数据。
进一步地，中断产生模块6，当数据传输过程中满足设定条件时产生一个中断请求信号，以通知主机重新下发控制信息。具体地，当移位寄存模块5移入或移出的串行数据的位数达到设定的传输长度时，产生传输中断请求信号，或者，当监测到移位寄存模块5移入的串行数据信号满足设定的变化沿时，产生监测中断请求信号。
中断产生模块6的电路示意图如图7所示，该模块分成两个电路单元61和62，电路单元61产生传输中断请求信号，电路单元62产生监测中断请求信号，两个中断请求信号经或门63取或后的信号上传到主机。
电路单元61根据传输使能信号r_trans_en、移位使能信号shift_en及传输长度信号r_num，产生传输中断请求信号int_trans，具体包括：第一多路选择器6101、第二多路选择器6102、寄存器6103、加法器6104、比较器6105、反相器6106、与门6107及或门6108，其中，
第一多路选择器6101的输出端与第二多路选择器6102的第二输入端连接，第二多路选择器6102的第一输入端输入低电平信号，第二多路选择器6102的输出端与6103的输入端连接，6103的输出端与6101的第二输入端连接，6103的输出端还分别连接至加法器6104的第一输入端及比较器6105的第一输入端，6104的第二输入端输入数值1，6104的输出端与6101的第一输入端连接，6105的第二输入端输入传输长度信号r_num，6105的输出端连接至6107的第一输入端，传输使能信号r_trans_en经反相器6106反相后输入或门6108的第一输入端，移位使能信号shift_en输入6107的第二输入端，6107的输出端与6108的第二输入端连接，6108的输出端连接至6102的控制端，在6107的输出端最终得到传输中断请求信号int_trans。
上述电路单元61，当移位使能信号shift_en有效时，寄存器6103的值在时钟上升沿累加。当寄存器的值与传输长度信号r_num的值相等时，传输中断请求信号int_trans有效，在下一个时钟上升沿清零寄存器6103。
电路单元62根据监测使能信号r_mnt_en、监测类型信号r_mnt_type及所述移位寄存模块5移入的串行数据信号shift_in，产生监测中断请求信号int_mnt，具体包括：D触发器6201、反相器6202、多路选择器6203、异或门6204、第一与门6205及第二与门6206，其中，
shift_in信号分别输入D触发器6201的输入端及异或门6204的第二输入端，D触发器6201的输出端同时连接至6202的输入端、6203的第一输入端及6204的第一输入端，6202的输出端连接至6203的第二输入端，6203的控制端接入监测类型信号r_mnt_type，6203的输出端与6205的第一输入端连接，6204的输出端与6205的第二输入端连接，6205的输出端与6206的第一输入端连接，6206的第二输入端接入监测使能信号r_mnt_en，6206的输出端得到监测中断请求信号int_mnt。
上述电路单元62，当监测使能信号r_mnt_en有效时，监测移位寄存模块5移入的串行数据信号shift_in的变化沿。当监测类型信号r_mnt_type为高电平时，监测shift_in的下降沿，当监测类型信号r_mnt_type为低电平时，监测shift_in的上升沿。如果监测到相应的变化沿，监测中断请求信号int_mnt有效。
进一步地，输入输出接口模块2将移位寄存模块5移出的串行数据shift_out输出到从机，以及根据从机上传的串行数据得到移位寄存模块5移入的串行数据shift_in，同时还传输一个输出使能信号，该信号用于指示串行输出的数据有效性。
如图8所示，输入输出接口模块2包括输入单元21和输出单元22。
其中地，输入单元21，采用两个D触发器211和212级联构成的同步器，D触发器211的输入端输入从机上传的串行数据S_IN，D触发器212的输出端输出移位寄存模块5移入的串行数据shift_in，数据接收时，S_IN经过同步器同步到本地时钟后，生成shift_in。
其中地，输出单元22，包括多路选择器221和D触发器222，多路选择器221的第一输入端输入移位寄存模块5移出的串行数据shift_out，多路选择器221的控制端输入移位使能信号shift_en，多路选择器221的输出端与D触发器222的输入端连接，D触发器222的输出端与多路选择器221的第二输入端连接，D触发器222的输出端输出下发到从机的串行数据S_OUT，移位使能信号shift_en有效时，移位寄存模块5移出的串行数据shift_out经输出单元22输出。
另外，所述输入输出接口模块2还包括输出使能信号线，用于传输输出使能信号S_OE_N，输出使能信号S_OE_N根据传输方向信号r_direction得到，传输方向信号r_direction高电平时指示接收数据，S_OE_N无效，传输方向信号r_direction低电平时指示发送数据，S_OE_N有效。
综上所述，本发明实施例提供的串行通信装置，在控制模块的作用下，通过收发使能模块产生移位使能信号，在移位使能信号的控制下，移位寄存模块进行串行数据的移出或移入，并在满足设定条件时由中断产生模块产生中断以改变数据传输的状态。与现有技术相比，本发明无需频繁通过中断进行串行数据的接收或发送，节省主机资源，同时数据传输按照设定的波特率进行，能够对发送或接收数据的速率进行控制。
主机使用本发明实施例提供的串行通信装置向从机写入数据时的流程图如图9所示。主机首先向移位寄存模块写入待发送的并行数据，然后设置波特率、传输长度、传输方向并使传输使能有效。之后主机可释放性能用于其他事务。当主机接收到串行通信装置发送的中断请求时，主机即可获知数据发送完毕并使传输使能无效，本次数据发送结束。
主机使用本发明实施例提供的串行通信装置读取从机中存储的数据时的流程图如图10所示。主机首先配置监测起始条件，如监测类型配置为下降沿并使监测使能有效，之后主机可释放性能用于其他事务。当主机接收到串行通信装置发送的中断请求时，主机即可获知监测到起始条件。然后，主机使监测使能无效并设置波特率、传输长度、传输方向并使传输使能有效。之后主机可释放性能用于其他事务。当主机接收到串行通信装置发送的中断请求时，主机即可获知数据接收完毕并使传输使能无效。最后主机从移位寄存模块中读出并行数据，本次数据接收结束。
由此可见，主机使用本发明实施例提供的串行通信装置向从机读写数据，无需频繁响应中断请求，节省大量资源。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random AccessMemory，RAM)等。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (8)

1.一种串行通信装置，用于实现主机和从机之间的数据传输，其特征在于，包括：
APB总线接口模块，与主机的APB总线连接；
输入输出接口模块，与从机的数据接口连接；
控制模块，通过所述APB总线接口模块获取主机下发的控制信息，输出控制信号所述控制信号包括传输使能信号和波特率信号；
收发使能模块，根据所述控制信号，产生移位使能信号；
移位寄存模块，通过所述APB总线接口模块获取主机下发的写数据，在所述移位使能信号有效时，将所述写数据串行移出，移出的串行数据通过所述输入输出接口模块下发到从机，以及，通过所述输入输出接口模块获取从机上传的串行数据，在所述移位使能信号有效时，将所述串行数据串行移入，并根据移入的串行数据得到读数据，所述读数据通过所述APB总线接口模块上传到主机；
中断产生模块，根据所述控制信号、移位使能信号及所述移位寄存模块移入的串行数据产生一个中断请求信号，以通知主机重新下发控制信息。
2.根据权利要求1所述的串行通信装置，其特征在于，所述控制模块输出的控制信号还包括传输方向信号、传输长度信号、监测使能信号及监测类型信号。
3.根据权利要求2所述的串行通信装置，其特征在于，所述收发使能模块根据所述传输使能信号和波特率信号，产生移位使能信号。
4.根据权利要求2所述的串行通信装置，其特征在于，所述移位寄存模块包括依次串联的多个移位子模块，前一个移位子模块的输出端与后一个移位子模块的第一输入端连接，最前一个移位子模块的第一输入端输入所述移入的串行数据，最后一个移位子模块的输出端输出所述移出的串行数据，每个移位子模块的第一控制端输入所述移位使能信号，每个移位子模块的第二控制端输入写使能信号，每个移位子模块的第二输入端各自输入所述写数据的一位数据，每个移位子模块的输出端各自输出所述读数据的一位数据。
5.根据权利要求4所述的串行通信装置，其特征在于，所述移位子模块包括第一多路选择器、第二多路选择器及触发器，其中，
所述第一多路选择器的输出端与所述第二多路选择器的第二输入端连接，所述第二多路选择器的输出端与所述触发器的输入端连接，所述触发器的输出端与所述第一多路选择器的第二输入端连接；
所述第一多路选择器的第一输入端作为移位子模块的第一输入端；
所述第一多路选择器的控制端作为移位子模块的第一控制端；
所述第二多路选择器的第一输入端作为移位子模块的第二输入端；
所述第二多路选择器的控制端作为移位子模块的第二控制端；
所述触发器的输出端作为移位子模块的输出端。
6.根据权利要求2所述的串行通信装置，其特征在于，所述中断产生模块，当所述移位寄存模块移入或移出的串行数据的位数达到设定的传输长度时，产生传输中断请求信号，或者，当监测到所述移位寄存模块移入的串行数据信号满足设定的变化沿时，产生监测中断请求信号。
7.根据权利要求6所述的串行通信装置，其特征在于，所述中断产生模块，根据所述传输使能信号、移位使能信号及传输长度信号，产生所述传输中断请求信号，或者，根据所述监测使能信号、监测类型信号及所述移位寄存模块移入的串行数据信号，产生所述监测中断请求信号。
8.根据权利要求2所述的串行通信装置，其特征在于，所述输入输出接口模块包括输入单元和输出单元，其中，
所述输入单元采用两个D触发器级联构成的同步器，所述输入单元输入从机上传的串行数据，输出所述移位寄存模块移入的串行数据；
所述输出单元包括多路选择器和D触发器，所述多路选择器的第一输入端输入所述移位寄存模块移出的串行数据，所述多路选择器的控制端输入所述移位使能信号，所述多路选择器的输出端与所述D触发器的输入端连接，所述D触发器的输出端与所述多路选择器的第二输入端连接，所述D触发器的输出端输出下发到从机的串行数据；
所述输入输出接口模块还包括输出使能信号线，用于传输输出使能信号，所述输出使能信号根据所述传输方向信号得到。
CN201711395761.1A 2017-12-21 2017-12-21 串行通信装置 Active CN108052473B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201711395761.1A CN108052473B (zh) 2017-12-21 2017-12-21 串行通信装置
PCT/CN2018/122617 WO2019120282A1 (en) 2017-12-21 2018-12-21 Serial communication device
EP18892960.8A EP3714369A4 (en) 2017-12-21 2018-12-21 SERIAL COMMUNICATION DEVICE
US16/479,565 US10922263B2 (en) 2017-12-21 2018-12-21 Serial communication device
JP2020532007A JP7212687B2 (ja) 2017-12-21 2018-12-21 シリアル通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711395761.1A CN108052473B (zh) 2017-12-21 2017-12-21 串行通信装置

Publications (2)

Publication Number Publication Date
CN108052473A CN108052473A (zh) 2018-05-18
CN108052473B true CN108052473B (zh) 2020-02-14

Family

ID=62131306

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711395761.1A Active CN108052473B (zh) 2017-12-21 2017-12-21 串行通信装置

Country Status (5)

Country Link
US (1) US10922263B2 (zh)
EP (1) EP3714369A4 (zh)
JP (1) JP7212687B2 (zh)
CN (1) CN108052473B (zh)
WO (1) WO2019120282A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108052473B (zh) 2017-12-21 2020-02-14 杭州中天微系统有限公司 串行通信装置
CN111158645B (zh) * 2019-12-10 2022-09-20 杭州中天微系统有限公司 提供集成开发环境的系统和方法
CN111737175B (zh) * 2020-06-12 2022-03-18 明见（厦门）技术有限公司 一种高速spi主从机通信方法、终端设备及存储介质
CN114095145B (zh) * 2020-07-31 2023-07-14 青岛海尔电冰箱有限公司 一种用于冰箱的半双工通信方法和冰箱
CN113407476B (zh) * 2021-06-17 2024-02-23 芯天下技术股份有限公司 一种提升数据通道速度的方法、装置、存储介质和终端

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990059501A (ko) * 1997-12-30 1999-07-26 구자홍 중앙처리장치와 주변장치 간의 데이터 전송 방법 및 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2687548B2 (ja) * 1989-02-23 1997-12-08 横河電機株式会社 信号中継装置
US5309567A (en) * 1992-01-24 1994-05-03 C-Cube Microsystems Structure and method for an asynchronous communication protocol between master and slave processors
DE69430793T2 (de) * 1994-01-27 2003-02-20 Sun Microsystems Inc Asynchrone serielle kommunickationsschaltung
JP2002208929A (ja) 2001-01-09 2002-07-26 Yaskawa Electric Corp 通信中継装置
US7328399B2 (en) 2002-08-06 2008-02-05 Network Equipment Technologies, Inc. Synchronous serial data communication bus
CN201556201U (zh) 2009-12-04 2010-08-18 天津光电通信技术有限公司 可配置串行通信装置
CN102253913B (zh) 2011-05-30 2013-11-20 神州数码网络(北京)有限公司 一种对多板卡端口进行状态获取和输出控制的装置
CN102231143A (zh) * 2011-07-04 2011-11-02 浙江大学 一种安全可复用spi外围接口电路
CN102739393B (zh) * 2012-05-23 2015-07-22 浙江大学 基于apb总线的硬件加密uart装置
US9336167B2 (en) 2012-12-13 2016-05-10 Texas Instruments Incorporated I2C controller register, control, command and R/W buffer queue logic
CN104809094B (zh) * 2015-05-25 2017-11-24 中国电子科技集团公司第四十七研究所 Spi控制器及其通信方法
CN108052473B (zh) 2017-12-21 2020-02-14 杭州中天微系统有限公司 串行通信装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990059501A (ko) * 1997-12-30 1999-07-26 구자홍 중앙처리장치와 주변장치 간의 데이터 전송 방법 및 장치

Also Published As

Publication number Publication date
US10922263B2 (en) 2021-02-16
JP7212687B2 (ja) 2023-01-25
EP3714369A4 (en) 2020-12-16
CN108052473A (zh) 2018-05-18
EP3714369A1 (en) 2020-09-30
WO2019120282A1 (en) 2019-06-27
US20190384741A1 (en) 2019-12-19
JP2021507363A (ja) 2021-02-22

Similar Documents

Publication Publication Date Title
CN108052473B (zh) 串行通信装置
US11669481B2 (en) Enabling sync header suppression latency optimization in the presence of retimers for serial interconnect
US9229897B2 (en) Embedded control channel for high speed serial interconnect
EP2856692A1 (en) Data interface synchronization
US8977882B2 (en) System for data transfer between asynchronous clock domains
US20130235944A1 (en) Information processing apparatus, serial communication system, method of initialization of communication therefor, and serial communication apparatus
JP2017514230A (ja) ハイブリッド仮想ｇｐｉｏ
US9071256B1 (en) Method for link resets in a SerDes system
CN102073611A (zh) 一种i2c总线控制系统及方法
CN107643993B (zh) 总线转换接口、总线转换接口的工作方法和通信设备
TW201423413A (zh) 匯流排訊號監測裝置及方法
US6678756B1 (en) Method for controlling a first-in-first-out array to facilitate data transmissions between a lower frequency domain and a higher frequency domain of a computer system
KR20130045894A (ko) 인터럽트 요인 관리 장치 및 인터럽트 처리 시스템
US20090113092A1 (en) Signal converter for debugging that expands fifo capacity
CN108228520B (zh) 一种面向bmc的i2c控制器的快速传输方法
WO2017012459A1 (zh) 系统总线设备响应超时的处理方法、装置及存储介质
CN104331381B (zh) Spi芯片抗干扰输出方法
CN107391406B (zh) 一种用于协议处理的微处理器及处理协议的方法
CN104850517A (zh) 一种dma传输报文数据的方法及装置
CN105335322A (zh) 一种spi接口转换i2c总线接口的方法及转换器
CN111339012B (zh) 一种处理器系统总线结构和系统
CN115328827A (zh) 基于pcie的存储系统、方法及电子设备
CN102193774B (zh) 数据读取方法及装置
JP2011065537A (ja) データ受信システムおよび割り込み実行方法
CN109144889A (zh) 基于fpga的超声检测数据存储模块及fpga电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant