CN113407476B - 一种提升数据通道速度的方法、装置、存储介质和终端 - Google Patents
一种提升数据通道速度的方法、装置、存储介质和终端 Download PDFInfo
- Publication number
- CN113407476B CN113407476B CN202110672497.1A CN202110672497A CN113407476B CN 113407476 B CN113407476 B CN 113407476B CN 202110672497 A CN202110672497 A CN 202110672497A CN 113407476 B CN113407476 B CN 113407476B
- Authority
- CN
- China
- Prior art keywords
- data
- clock signal
- clock
- corresponding length
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 230000005540 biological transmission Effects 0.000 claims abstract description 38
- 230000000630 rising effect Effects 0.000 claims description 41
- 238000004590 computer program Methods 0.000 claims description 13
- 230000001934 delay Effects 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 230000003111 delayed effect Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 239000010752 BS 2869 Class D Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Abstract
本发明公开了一种提升数据通道速度的方法、装置、存储介质和终端，通过将第一时钟信号延时设定时间后得到第二时钟信号，在数据传输过程中，使D类触发器采用第二时钟信号进行操作，而数据传输的其他操作仍然沿用第一时钟信号，既保证了数据可以适应任何要求的传输速度，又避免了D类触发器因数据从选择到传输到D类触发器数据输入端存在的延时导致采集到的数据出错的问题。
Description
技术领域
本发明涉及半导体集成电路技术领域，尤其涉及的是一种提升数据通道速度的方法、装置、存储介质和终端。
背景技术
常见的数据流通道如图1所示，数据流时序如图2所示。第一个时钟上升沿①产生byte sel信号，byte sel信号4选1，选出1个byte的数据，传输到DFF的输入端；在第二个时钟的上升沿②DFF将输入端的数据传递到输出端，经过一系列移位寄存的操作将并行数据转为串行数据。在第二个时钟的下降沿③将DFF输出端的数据传递到IO；在第三个时钟的上升沿④，用户采样数据，数据串行输出。
为了保证用户以及内部DFF采样到的都是正确的数据，byte select后的数据要在第二个时钟的上升沿②之前传递到DFF的输入端。由于内部电路的复杂性，从byte sel信号产生，到数据更新并传递到DFF的输入端存在一定的延时，这个延时制约了数据传输的最大速度。在有较快时钟需求的条件下，这个延时很容易导致DFF采样到错误的数据（DFF可能会采集到前一个byte的数据），如图3所示。而为了保证数据采集的准确性，只能牺牲数据的传输速度。
因此，现有的技术还有待于改进和发展。
发明内容
本发明的目的在于提供一种提升数据通道速度的方法、装置、存储介质和终端，旨在解决现有技术中存在的一个或多个问题。
本发明的技术方案如下：本技术方案提供一种提升数据通道速度的方法，具体包括以下步骤：
接收需要进行传输的数据；
在第一时钟信号的一个周期内的第一个时钟上升沿根据数据选择信号从所述需要进行传输的数据中选择出对应长度的数据，并传输到触发器的数据输入端；
在第二时钟信号的一个周期内的第二个时钟上升沿将所述对应长度的数据从触发器数据输入端传输到触发器数据输出端输出；
将所述对应长度的数据从并行传输转换为串行传输；
在第一时钟信号的一个周期内的第二个时钟下降沿将串行传输的所述对应长度的数据传输到数据输出接口；
在第一时钟信号的一个周期内的第三个时钟上升沿，将所述对应长度的数据通过数据输出接口串行输出；
所述第一时钟信号和第二时钟信号具有相同的时钟周期，所述第二时钟信号为第一时钟信号延时设定时间后的时钟信号。
进一步地，所述在第一时钟信号的一个周期内的第一个时钟上升沿根据数据选择信号从所述需要进行传输的数据中选择出对应长度的数据，并传输到触发器的数据输入端，具体过程如下：在第一时钟信号的一个周期内的第一个时钟上升沿，所述数据选择器产生一个数据选择信号，从所述需要进行传输的数据中选择出对应长度的数据，并将所述对应长度的数据传输到触发器的数据输入端。
进一步地，所述数据选择器采用2选1数据选择器或4选1数据选择器或8选1数据选择器。
进一步地，所述触发器采用D类触发器。
进一步地，通过移位寄存器将所述对应长度的数据从并行传输转换为串行传输。
进一步地，所述数据输入接口和数据输出接口采用IO接口实现。
进一步地，所述第二时钟信号为第一时钟信号延时设定时间后的时钟信号，延时设定时间的设置具体如下：所述第二时钟信号的一个周期内的第二个时钟上升沿需要设置在所述对应长度的数据传输到D类触发器的数据输入端之后，且在将串行传输的所述对应长度的数据传输到数据输出接口之前。
本技术方案还提供一种提升数据通道速度的装置，包括：
数据接收模块，接收需要进行传输的数据；
数据选择模块，在第一时钟信号的一个周期内的第一个时钟上升沿根据数据选择信号从所述需要进行传输的数据中选择出对应长度的数据，并传输到触发器的数据输入端；
数据传输模块，在第二时钟信号的一个周期内的第二个时钟上升沿将所述对应长度的数据从触发器数据输入端传输到触发器数据输出端输出；
转换模块，将所述对应长度的数据从并行传输转换为串行传输；
接口传输模块，在第一时钟信号的一个周期内的第二个时钟下降沿将串行传输的所述对应长度的数据传输到数据输出接口；
数据输出模块，在第一时钟信号的一个周期内的第三个时钟上升沿，将所述对应长度的数据通过数据输出接口串行输出；
时钟模块，产生所述第一时钟信号和第二时钟信号，所述第二时钟信号为第一时钟信号延时设定时间后的时钟信号。
本技术方案还提供一种存储介质，所述存储介质中存储有计算机程序，当所述计算机程序在计算机上运行时，使得所述计算机执行上述任一项所述的方法。
本技术方案还提供一种终端，包括处理器和存储器，所述存储器中存储有计算机程序，所述处理器通过调用所述存储器中存储的所述计算机程序，用于执行上述任一项所述的方法。
通过上述可知，本技术方案通过将第一时钟信号延时设定时间后得到第二时钟信号，在数据传输过程中，使D类触发器采用第二时钟信号进行操作，而数据传输的其他操作仍然沿用第一时钟信号，既保证了数据可以适应任何要求的传输速度，又避免了D类触发器因数据从选择到传输到D类触发器数据输入端存在的延时导致采集到的数据出错的问题。
附图说明
图1是现有技术中数据流在通道传输的过程示意图。
图2是现有技术中数据流传输的时序示意图。
图3是现有技术中在较快时钟需求的条件下DFF采样到错误数据的示意图。
图4是本发明中提升数据通道速度的方法的步骤流程图。
图5是本发明中提升数据通道速度的装置的示意图。
图6是本发明中终端的示意图。
具体实施方式
下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
如图4所示，一种提升数据通道速度的方法，具体包括以下步骤：
S1：接收需要进行传输的数据。
其中，所述需要进行传输的数据的长度可以根据实际需要而设置，如32byte的数据，64byte的数据，等。
其中，通过数据输入接口接收需要进行传输的数据。
S2：在第一时钟信号的一个周期内的第一个时钟上升①沿根据数据选择信号从所述需要进行传输的数据中选择出对应长度的数据，并传输到D类触发器的数据输入端。
其中，在第一时钟信号的一个周期内的第一个时钟上升沿①，所述数据选择器产生一个数据选择信号，从所述需要进行传输的数据中选择出对应长度的数据，并将所述对应长度的数据传输到D类触发器的数据输入端。
对应地，所述数据选择器可以根据实际需要采用不同的类型，如2选1数据选择器，4选1数据选择器，8选1数据选择器。
S3：在第二时钟信号的一个周期内的第二个时钟上升沿②将所述对应长度的数据从D类触发器数据输入端传输到D类触发器数据输出端输出。
S4：将所述对应长度的数据从并行传输转换为串行传输。
其中，所述D类触发器（所述D触发器是一个具有记忆功能的，具有两个稳定状态的信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路）在第二时钟信号的一个周期内的第二个时钟上升沿②将所述对应长度的数据从数据输入端传输到数据输出端，所述对应长度的数据进入移位寄存器，所述移位寄存器将所述对应长度的数据从并行传输转换为串行传输。
S5：在第一时钟信号的一个周期内的第二个时钟下降沿③将串行传输的所述对应长度的数据传输到数据输出接口。
其中，所述数据输入接口和数据输出接口采用IO接口实现。
S6：在第一时钟信号的一个周期内的第三个时钟上升沿④，将所述对应长度的数据通过数据输出接口串行输出。
其中，所述一个周期是指一个时钟周期。
具体地，所述第一时钟信号和第二时钟信号为同一个时钟产生的时钟信号，所以第一时钟信号和第二时钟信号具有相同的时钟周期，所述第二时钟信号为第一时钟信号延时设定时间后的时钟信号：即时钟先产生第一时钟信号，延时设定时间后，再产生第二时钟信号。
其中，所述第二时钟信号为第一时钟信号延时设定时间后的时钟信号，延时设定时间的设置具体如下：所述第二时钟信号的一个周期内的第二个时钟上升沿②需要设置在所述对应长度的数据传输到D类触发器的数据输入端之后（所述对应长度的数据传输到D类触发器的数据输入端之后的时间点可以通过计算所述对应长度的数据从数据选择器传输到D类触发器的数据输入端的时间长度确定），且在将串行传输的所述对应长度的数据传输到数据输出接口之前（即在第一时钟信号的一个周期内的第二个时钟下降沿③之前），所述第二时钟信号的一个周期内的第二个时钟上升沿②可以设置为在这个时间段内的任一时间点。
根据上述所述的提升数据通道速度的方法，现列举以下实施例加以说明：
Sclk_fast_delay（即第二时钟信号）为Sclk_fast（即第一时钟信号）延时一段时间后的时钟信号，Sclk_fast_delay这个时钟只是传输至DFF（即D类触发器）中使用，其余操作（如数据选择，将串行传输的数据传输到数据输出接口、数据经过IO接口输出，等）沿用Sclk_fast。
本技术方案中，数据流时序为：第一个时钟（Sclk_fast）上升沿①产生byte sel信号，byte sel信号4选1，选出1个byte的数据（从4byte中选择出1byte（即8bit）的数据出来），传到（即D类触发器）的输入端；在第二个时钟（Sclk_fast_delay）的上升沿②DFF将输入端的数据传递到输出端，经过一系列移位寄存的操作将并行数据转为串行数据；在第二个时钟（Sclk_fast）的下降沿③将串行数据传递到IO接口；在第三个时钟（Sclk_fast）的上升沿④，用户采样数据，数据经过IO接口串行输出。
如图5所示，一种提升数据通道速度的装置，包括：
数据接收模块101，接收需要进行传输的数据；
数据选择模块102，在第一时钟信号的一个周期内的第一个时钟上升沿根据数据选择信号从所述需要进行传输的数据中选择出对应长度的数据，并传输到触发器的数据输入端；
数据传输模块103，在第二时钟信号的一个周期内的第二个时钟上升沿将所述对应长度的数据从触发器数据输入端传输到触发器数据输出端输出；
转换模块104，将所述对应长度的数据从并行传输转换为串行传输；
接口传输模块105，在第一时钟信号的一个周期内的第二个时钟下降沿将串行传输的所述对应长度的数据传输到数据输出接口；
数据输出模块106，在第一时钟信号的一个周期内的第三个时钟上升沿，将所述对应长度的数据通过数据输出接口串行输出；
时钟模块107，产生所述第一时钟信号和第二时钟信号，所述第二时钟信号为第一时钟信号延时设定时间后的时钟信号。
请参照图6，本发明实施例还提供一种终端。如示，终端300包括处理器301和存储器302。其中，处理器301与存储器302电性连接。处理器301是终端300的控制中心，利用各种接口和线路连接整个终端的各个部分，通过运行或调用存储在存储器302内的计算机程序，以及调用存储在存储器302内的数据，执行终端的各种功能和处理数据，从而对终端300进行整体监控。
在本实施例中，终端300中的处理器301会按照如下的步骤，将一个或一个以上的计算机程序的进程对应的指令加载到存储器302中，并由处理器301来运行存储在存储器302中的计算机程序，从而实现各种功能：接收需要进行传输的数据；在第一时钟信号的一个周期内的第一个时钟上升沿根据数据选择信号从所述需要进行传输的数据中选择出对应长度的数据，并传输到触发器的数据输入端；在第二时钟信号的一个周期内的第二个时钟上升沿将所述对应长度的数据从触发器数据输入端传输到触发器数据输出端输出；将所述对应长度的数据从并行传输转换为串行传输；在第一时钟信号的一个周期内的第二个时钟下降沿将串行传输的所述对应长度的数据传输到数据输出接口；在第一时钟信号的一个周期内的第三个时钟上升沿，将所述对应长度的数据通过数据输出接口串行输出；所述第一时钟信号和第二时钟信号具有相同的时钟周期，所述第二时钟信号为第一时钟信号延时设定时间后的时钟信号。
存储器302可用于存储计算机程序和数据。存储器302存储的计算机程序中包含有可在处理器中执行的指令。计算机程序可以组成各种功能模块。处理器301通过调用存储在存储器302的计算机程序，从而执行各种功能应用以及数据处理。
本申请实施例提供一种存储介质，所述计算机程序被处理器执行时，执行上述实施例的任一可选的实现方式中的方法，以实现以下功能：接收需要进行传输的数据；在第一时钟信号的一个周期内的第一个时钟上升沿根据数据选择信号从所述需要进行传输的数据中选择出对应长度的数据，并传输到触发器的数据输入端；在第二时钟信号的一个周期内的第二个时钟上升沿将所述对应长度的数据从触发器数据输入端传输到触发器数据输出端输出；将所述对应长度的数据从并行传输转换为串行传输；在第一时钟信号的一个周期内的第二个时钟下降沿将串行传输的所述对应长度的数据传输到数据输出接口；在第一时钟信号的一个周期内的第三个时钟上升沿，将所述对应长度的数据通过数据输出接口串行输出；所述第一时钟信号和第二时钟信号具有相同的时钟周期，所述第二时钟信号为第一时钟信号延时设定时间后的时钟信号。其中，存储介质可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器（Static Random AccessMemory, 简称SRAM），电可擦除可编程只读存储器（Electrically Erasable ProgrammableRead-Only Memory, 简称EEPROM），可擦除可编程只读存储器（Erasable ProgrammableRead Only Memory, 简称EPROM），可编程只读存储器（Programmable Red-Only Memory,简称PROM），只读存储器（Read-Only Memory, 简称ROM），磁存储器，快闪存储器，磁盘或光盘。
在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种提升数据通道速度的方法，其特征在于，具体包括以下步骤：
通过数据输入接口接收需要进行传输的数据；
在第一时钟信号的一个周期内的第一个时钟上升沿根据数据选择信号从所述需要进行传输的数据中选择出对应长度的数据，并传输到触发器的数据输入端；
在第二时钟信号的一个周期内的第二个时钟上升沿将所述对应长度的数据从触发器数据输入端传输到触发器数据输出端输出；
将所述对应长度的数据从并行传输转换为串行传输；
在第一时钟信号的一个周期内的第二个时钟下降沿将串行传输的所述对应长度的数据传输到数据输出接口；
在第一时钟信号的一个周期内的第三个时钟上升沿，将所述对应长度的数据通过数据输出接口串行输出；
所述第一时钟信号和第二时钟信号具有相同的时钟周期，所述第二时钟信号为第一时钟信号延时设定时间后的时钟信号。
2.根据权利要求1所述的提升数据通道速度的方法，其特征在于，所述在第一时钟信号的一个周期内的第一个时钟上升沿根据数据选择信号从所述需要进行传输的数据中选择出对应长度的数据，并传输到触发器的数据输入端，具体过程如下：在第一时钟信号的一个周期内的第一个时钟上升沿，根据数据选择器产生的一个数据选择信号从所述需要进行传输的数据中选择出对应长度的数据，并将所述对应长度的数据传输到触发器的数据输入端。
3.根据权利要求2所述的提升数据通道速度的方法，其特征在于，所述数据选择器采用2选1数据选择器或4选1数据选择器或8选1数据选择器。
4.根据权利要求1所述的提升数据通道速度的方法，其特征在于，所述触发器采用D类触发器。
5.根据权利要求1所述的提升数据通道速度的方法，其特征在于，通过移位寄存器将所述对应长度的数据从并行传输转换为串行传输。
6.根据权利要求1所述的提升数据通道速度的方法，其特征在于，所述数据输入接口和数据输出接口采用IO接口实现。
7.根据权利要求1所述的提升数据通道速度的方法，其特征在于，所述第二时钟信号为第一时钟信号延时设定时间后的时钟信号，延时设定时间的设置具体如下：所述第二时钟信号的一个周期内的第二个时钟上升沿需要设置在所述对应长度的数据传输到D类触发器的数据输入端之后，且在将串行传输的所述对应长度的数据传输到数据输出接口之前。
8.一种提升数据通道速度的装置，其特征在于，包括：
数据接收模块，接收需要进行传输的数据；
数据选择模块，在第一时钟信号的一个周期内的第一个时钟上升沿根据数据选择信号从所述需要进行传输的数据中选择出对应长度的数据，并传输到触发器的数据输入端；
数据传输模块，在第二时钟信号的一个周期内的第二个时钟上升沿将所述对应长度的数据从触发器数据输入端传输到触发器数据输出端输出；
转换模块，将所述对应长度的数据从并行传输转换为串行传输；
接口传输模块，在第一时钟信号的一个周期内的第二个时钟下降沿将串行传输的所述对应长度的数据传输到数据输出接口；
数据输出模块，在第一时钟信号的一个周期内的第三个时钟上升沿，将所述对应长度的数据通过数据输出接口串行输出；
时钟模块，产生所述第一时钟信号和第二时钟信号，所述第二时钟信号为第一时钟信号延时设定时间后的时钟信号。
9.一种存储介质，其特征在于，所述存储介质中存储有计算机程序，当所述计算机程序在计算机上运行时，使得所述计算机执行权利要求1至7任一项所述的方法。
10.一种终端，其特征在于，包括处理器和存储器，所述存储器中存储有计算机程序，所述处理器通过调用所述存储器中存储的所述计算机程序，用于执行权利要求1至7任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110672497.1A CN113407476B (zh) | 2021-06-17 | 2021-06-17 | 一种提升数据通道速度的方法、装置、存储介质和终端 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110672497.1A CN113407476B (zh) | 2021-06-17 | 2021-06-17 | 一种提升数据通道速度的方法、装置、存储介质和终端 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113407476A CN113407476A (zh) | 2021-09-17 |
| CN113407476B true CN113407476B (zh) | 2024-02-23 |
Family
ID=77684823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110672497.1A Active CN113407476B (zh) | 2021-06-17 | 2021-06-17 | 一种提升数据通道速度的方法、装置、存储介质和终端 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113407476B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1474567A (zh) * | 2002-08-07 | 2004-02-11 | ������������ʽ���� | 数据传送装置 |
| CN101510109A (zh) * | 2009-03-30 | 2009-08-19 | 炬力集成电路设计有限公司 | 一种主设备及数据读取和写入方法 |
| CN101556571A (zh) * | 2009-04-08 | 2009-10-14 | 苏州国芯科技有限公司 | 实现clb总线与从属模块之间高低速切换的桥接器 |
| CN102231143A (zh) * | 2011-07-04 | 2011-11-02 | 浙江大学 | 一种安全可复用spi外围接口电路 |
| CN103064791A (zh) * | 2011-10-21 | 2013-04-24 | 辉达公司 | 用于短数据突发长度存储器设备的有效命令映射方案 |
| CN103247323A (zh) * | 2012-02-07 | 2013-08-14 | 北京兆易创新科技股份有限公司 | 一种串行接口快闪存储器 |
| CN104991881A (zh) * | 2015-07-22 | 2015-10-21 | 浙江中控技术股份有限公司 | 一种串行总线系统及地址分配方法 |
| CN108052473A (zh) * | 2017-12-21 | 2018-05-18 | 杭州中天微系统有限公司 | 串行通信装置 |
| WO2018188127A1 (zh) * | 2017-04-14 | 2018-10-18 | 华为技术有限公司 | 存储接口、时序控制方法及存储系统 |
| WO2020118950A1 (zh) * | 2018-12-10 | 2020-06-18 | 北京集创北方科技股份有限公司 | 用于串行通信的从设备及方法 |
| CN112803947A (zh) * | 2021-01-04 | 2021-05-14 | 湘潭大学 | 高速模数转换器中复杂时钟树的建立方法和建立装置 |
-
2021
- 2021-06-17 CN CN202110672497.1A patent/CN113407476B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1474567A (zh) * | 2002-08-07 | 2004-02-11 | ������������ʽ���� | 数据传送装置 |
| CN101510109A (zh) * | 2009-03-30 | 2009-08-19 | 炬力集成电路设计有限公司 | 一种主设备及数据读取和写入方法 |
| CN101556571A (zh) * | 2009-04-08 | 2009-10-14 | 苏州国芯科技有限公司 | 实现clb总线与从属模块之间高低速切换的桥接器 |
| CN102231143A (zh) * | 2011-07-04 | 2011-11-02 | 浙江大学 | 一种安全可复用spi外围接口电路 |
| CN103064791A (zh) * | 2011-10-21 | 2013-04-24 | 辉达公司 | 用于短数据突发长度存储器设备的有效命令映射方案 |
| CN103247323A (zh) * | 2012-02-07 | 2013-08-14 | 北京兆易创新科技股份有限公司 | 一种串行接口快闪存储器 |
| CN104991881A (zh) * | 2015-07-22 | 2015-10-21 | 浙江中控技术股份有限公司 | 一种串行总线系统及地址分配方法 |
| WO2018188127A1 (zh) * | 2017-04-14 | 2018-10-18 | 华为技术有限公司 | 存储接口、时序控制方法及存储系统 |
| CN108052473A (zh) * | 2017-12-21 | 2018-05-18 | 杭州中天微系统有限公司 | 串行通信装置 |
| WO2020118950A1 (zh) * | 2018-12-10 | 2020-06-18 | 北京集创北方科技股份有限公司 | 用于串行通信的从设备及方法 |
| CN112803947A (zh) * | 2021-01-04 | 2021-05-14 | 湘潭大学 | 高速模数转换器中复杂时钟树的建立方法和建立装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113407476A (zh) | 2021-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3842405A (en) | Communications control unit | |
| US10318447B2 (en) | Universal SPI (Serial Peripheral Interface) | |
| KR880013068A (ko) | 2진 트리 멀티프로세서 | |
| CN107656886B (zh) | 一种跨时钟域信号处理电路及其处理方法 | |
| CN104536867A (zh) | 实现多片现场可编程门阵列调试的系统及方法 | |
| CN112152626A (zh) | 一种模数转换采集电路和芯片 | |
| CN113407476B (zh) | 一种提升数据通道速度的方法、装置、存储介质和终端 | |
| US8510485B2 (en) | Low power digital interface | |
| CN109726604B (zh) | 一种接触卡与终端之间的数据交换通信方法 | |
| CN114115443A (zh) | 一种跨时钟域的数据信号同步方法、系统、设备以及介质 | |
| CN111506529B (zh) | 一种应用于flash的高速spi指令应答电路 | |
| CN114897532A (zh) | 操作日志处理方法、系统、装置、设备和存储介质 | |
| CN112148655B (zh) | 多位数据跨时钟域的处理方法及装置 | |
| CN109753394B (zh) | 一种实时调试固件配置信息的电路及方法 | |
| CN107741919B (zh) | 应用在控制系统中的数据通信装置 | |
| CN108459983B (zh) | 可程序化信号传输方法 | |
| US7752475B2 (en) | Late data launch for a double data rate elastic interface | |
| CN105718402B (zh) | 可编程时序发生器 | |
| CN114003543B (zh) | 一种高速串行总线时钟补偿方法及系统 | |
| US6654844B1 (en) | Method and arrangement for connecting processor to ASIC | |
| CN112542187B (zh) | 一种高速读ID和芯片状态的电路和flash存储器 | |
| SU955016A1 (ru) | Устройство дл сопр жени канала ввода-вывода с периферийными устройствами | |
| CN117971753A (zh) | 一种通信方法及装置 | |
| CN108932210B (zh) | 串行周边接口的数据传送装置与数据接收装置 | |
| Schulz et al. | Transmitting TLM transactions over analogue wire models |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |