CN114880261B - 一种dsp仿真器接口转接板及接口转换方法 - Google Patents
一种dsp仿真器接口转接板及接口转换方法 Download PDFInfo
- Publication number
- CN114880261B CN114880261B CN202210549197.9A CN202210549197A CN114880261B CN 114880261 B CN114880261 B CN 114880261B CN 202210549197 A CN202210549197 A CN 202210549197A CN 114880261 B CN114880261 B CN 114880261B
- Authority
- CN
- China
- Prior art keywords
- interface
- core
- pins
- flat cable
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims abstract description 12
- 238000006073 displacement reaction Methods 0.000 claims description 18
- 238000004804 winding Methods 0.000 claims description 18
- 238000012360 testing method Methods 0.000 abstract description 7
- 238000004088 simulation Methods 0.000 abstract description 3
- 238000004891 communication Methods 0.000 abstract description 2
- 239000011295 pitch Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 102100032066 EMI domain-containing protein 1 Human genes 0.000 description 3
- 101710133019 EMI domain-containing protein 1 Proteins 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明适用DSP仿真测试技术领域，提供了一种DSP仿真器接口转接板及接口转换方法；本发明利用了14芯和10芯两类排线接口信号定义互通的原理，将14芯排线接口中定义相同的信号引脚进行了合并，使14芯排线接口的引脚数量缩减为10个，将其直接转换为10芯排线接口。同时，将14芯排线接口和10芯排线接口集中在接口转换板上，实现14芯排线接口和10芯排线接口中多种芯间距插座之间的信号连通，实现接口转换的同时兼容了芯间距不同的插座之间的信号转换。
Description
技术领域
本发明属于DSP仿真调试技术领域，尤其涉及一种DSP仿真器接口转接板及接口转换方法。
背景技术
仿真器是调试DSP程序的必备工具，是DSP电路板与电脑中编译软件连接的窗口。
标准DSP仿真器的连接方法：仿真器一端通过USB线路连接到电脑，仿真器另一端通过排线连接到DSP电路板。如图7所示，标准仿真器的排线接口是14芯间距2.54mm的双排连接器，如果采用传统连接方法将仿真器的排线接口连接到DSP电路板，那么DSP电路板上与对其应的的插座也应该采用14芯间距2.54mm的双排连接器。
14芯间距2.54mm的双排连接器尺寸比较大，会占用DSP电路板很大空间，直接影响了DSP电路板的外形尺寸。对于空间受限的DSP电路板，需要采用尺寸更小的连接器作为仿真器接口，这就导致DSP仿真器无法和DSP电路板的接口兼容而无法连接。如果采用手工焊接线路的方式，将仿真器和DSP电路板连接在一起，这种方式很不可靠，并且很不方便，现有技术存在不足。
发明内容
本发明的目的在于提供一种DSP仿真器接口转接板，旨在解决DSP电路板采用10芯连接器等外形较小的连接器作为仿真器接口时，仿真器的14芯连接器无法和DSP电路板连接的问题。
一方面，本发明提供了一种DSP仿真器接口转接板，包括14芯排线接口和10芯排线接口；所述14芯排线接口将引脚定义中重复的引脚合并后构成新的10个引脚，新的引脚与10芯排线接口中定义相同的引脚连通；
所述14芯排线接口通过排线插座与DSP电路板以及仿真器连接，所述排线插座包括：芯间距1.27mm插座、芯间距2mm插座和芯间距2.54mm插座；
所述10芯排线接口通过排线插座与DSP电路板连接，所述排线插座包括：芯间距1.27mm插座、芯间距2mm插座和芯间距2.54mm插座。
另一方面，本发明还提供一种DSP仿真器接口转接板的接口转换方法，包括以下步骤：
S1.根据引脚定义，将14芯排线接口中引脚定义中重复的引脚并联后，引出新的10个引脚；
S2.新的引脚与10芯排线接口中定义相同的引脚连通，实现14芯排线接口到10芯排线接口的转换。
本发明利用了14芯和10芯两类排线接口信号定义互通的原理，将14芯排线接口中定义相同的信号引脚进行了合并，使14芯排线接口的引脚数量缩减为10个，将其直接转换为10芯排线接口。同时，将14芯排线接口和10芯排线接口集中在接口转换板上，实现14芯排线接口和10芯排线接口中多种芯间距插座之间的信号连通，实现接口转换的同时兼容了芯间距不同的插座之间的信号转换。
附图说明
图1是本发明实施例一提供的DSP仿真器接口转接板的结构示意图；
图2是不同芯数接口转换第一种方式示意图；
图3是不同芯数接口转换第二种方式示意图；
图4是不同芯数接口转换第三种方式示意图；
图5是相同芯数接口转换第一种方式示意图；
图6是相同芯数接口转换第二种方式示意图；
图7是常规调试接线示意图；
图8是本发明实施例二提供的DSP仿真器接口转换方法流程示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
以下结合具体实施例对本发明的具体实现进行详细描述：
实施例一：
图1示出了本发明实施例
一方面，本发明提供了一种DSP仿真器接口转接板，包括14芯排线接口和10芯排线接口；14芯排线接口将引脚定义中重复的引脚合并后构成新的10个引脚，新的引脚与10芯排线接口中定义相同的引脚连通；
14芯排线接口通过排线插座与DSP电路板以及仿真器连接，排线插座包括：芯间距1.27mm插座、芯间距2mm插座和芯间距2.54mm插座；
10芯排线接口通过排线插座与DSP电路板连接，排线插座包括：芯间距1.27mm插座、芯间距2mm插座和芯间距2.54mm插座。
具体的，本发明利用了14芯和10芯两类接口信号定义互通的原理，将14芯排线接口和10芯排线接口集中在接口转换板上，14芯排线接口的信号定义与DSP标准仿真器接口相同，如表1所示，10芯排线接口定义将14芯排线接口定义中重复的信号合并了，如表2所示。
表1为14芯接口定义表
| 标号 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 |
| 定义 | TMS | TRSTN | TDI | GND | 3.3V | NC | TDO | GND | TCK | GND | TCK | GND | EMU0 | EMU1 |
表2为10芯接口定义表
| 标号 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 |
| 定义 | TMS | TRSTN | TDI | EMU0 | 3.3V | EMU1 | TDO | GND | TCK | GND |
表1和表2的接口均对应DSP芯片的JTAG接口定义。其中，TCK为测试时钟输入，由仿真器给到芯片；TDI为测试数据输入，数据通过TDI引脚由仿真器给到芯片；TDO为测试数据输出，数据通过TDO引脚从JTAG接口输出给仿真器；TMS为测试模式选择，TMS用来设置JTAG接口处于某种特定的测试模式；TRST为测试复位，输入引脚，低电平有效。TI公司的14-PinJTAG接口在标准的JTAG基础上添加了一些TI公司私有的引脚：PD(Vcc)、TCK_Ret、EMU0以及EMU1。他们的功能分别是：检测目标板是否接好、TCK时钟返回、仿真模式选择(在一些器件上并没有这个引脚)
如图2-6所示，本发明的接口转换板集成了六种插座接口，由于彼此的接口定义相同，每个插座之间的同定义引脚均连通，以实现不同芯线数量插座，以及不同芯间距的插座之间的转换连接。插座型号尺寸分别是10芯间距1.27mm、10芯间距2mm、10芯间距2.54mm、14芯间距1.27mm、14芯间距2mm、14芯间距2.54mm，该接口转换板集多种插座于一体。
进一步的，14芯排线接口中4个定义为地线的引脚合并为1个地线引脚，2个定义为时钟输入的引脚合并为一个时钟输入的引脚。
进一步的，14芯排线接口中4个定义为地线的引脚合并为2个地线引脚，2个定义为时钟输入的引脚合并为一个时钟输入的引脚；且NC引脚断开。
进一步的，14芯排线接口引出的排线插座彼此并接；10芯排线接口引出的排线插座彼此并接。
在具体设计DSP电路板时，如果尺寸受限，可以根据尺寸要求，从上述6种插座中选择任意一种，调试DSP电路板时，采用接口转换板实现DSP电路板和仿真器之间的连接，非常方便、可靠、快捷。
实施例二：
图8示出了本发明实施例二提供的另一方面，本发明还提供一种DSP仿真器接口转接板的接口转换方法，包括以下步骤：
S1.根据引脚定义，将14芯排线接口中引脚定义中重复的引脚并联后，引出新的10个引脚；
S2.新的引脚与10芯排线接口中定义相同的引脚连通，实现14芯排线接口到10芯排线接口的转换。
进一步的，步骤S1中重复的引脚并联具体包括以下步骤：
S11.将14芯排线接口中4个定义为地线的引脚并联为1个地线引脚；
S12.将14芯排线接口中2个定义为时钟输入的引脚合并为一个时钟输入的引脚。
进一步的，步骤S1中重复的引脚并联具体包括以下步骤：
S11’.将14芯排线接口中4个定义为地线的引脚并联为2个地线引脚；
S12’.将14芯排线接口中2个定义为时钟输入的引脚合并为一个时钟输入的引脚；
S13’.将14芯排线接口中NC引脚断开。
本发明通过对14芯排线接口的引脚数量缩减，实现了与10芯排线接口的引脚在数量和定义上的配对。使得两种接口可以进行转换。本发明的DSP仿真器接口转换板为独立体系，作为DSP电路板的辅助接口转换板，它能够适用于目前所有DSP电路板，尤其针对空间受限的10芯排线接口的DSP电路板。通过本发明DSP仿真器接口转换板来进行DSP电路板的接口转接，解决了DSP电路板因为空间受限采用较小外形排线接口导致与DSP仿真器无法稳定连接的调试难的问题。除此之外，采用排线接入本发明的DSP仿真器接口转换板，DSP电路板的设计冗余量较高，其外壳设计也可以多样化，为调试带来了很大便利。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (5)
1.一种DSP仿真器接口转接板，包括14芯排线接口和10芯排线接口；其特征在于，所述14芯排线接口将引脚定义中重复的引脚合并后构成新的10个引脚，新的引脚与10芯排线接口中定义相同的引脚连通；
所述14芯排线接口通过排线插座与DSP电路板以及仿真器连接，所述排线插座包括：芯间距1.27mm插座、芯间距2mm插座和芯间距2.54mm插座；
所述10芯排线接口通过排线插座与DSP电路板连接，所述排线插座包括：芯间距1.27mm插座、芯间距2mm插座和芯间距2.54mm插座；
所述14芯排线接口中4个定义为地线的引脚合并为2个地线引脚，2个定义为时钟输入的引脚合并为一个时钟输入的引脚；且NC引脚断开。
2.如权利要求1所述的接口转接板，其特征在于，所述14芯排线接口中4个定义为地线的引脚合并为1个地线引脚，2个定义为时钟输入的引脚合并为一个时钟输入的引脚。
3.如权利要求1所述的接口转接板，其特征在于，所述14芯排线接口引出的所述排线插座彼此并接；所述10芯排线接口引出的所述排线插座彼此并接。
4.一种DSP仿真器接口转接板的接口转换方法，其特征在于，包括以下步骤：
S1.根据引脚定义，将14芯排线接口中引脚定义中重复的引脚并联后，引出新的10个引脚；
S2.新的引脚与10芯排线接口中定义相同的引脚连通，实现14芯排线接口到10芯排线接口的转换；
所述步骤S1中重复的引脚并联具体包括以下步骤：
S11’.将所述14芯排线接口中4个定义为地线的引脚并联为2个地线引脚；
S12’.将所述14芯排线接口中2个定义为时钟输入的引脚合并为一个时钟输入的引脚；
S13’.将所述14芯排线接口中NC引脚断开。
5.如权利要求4所述的接口转换方法，其特征在于，所述步骤S1中重复的引脚并联具体包括以下步骤：
S11.将所述14芯排线接口中4个定义为地线的引脚并联为1个地线引脚；
S12.将所述14芯排线接口中2个定义为时钟输入的引脚合并为一个时钟输入的引脚。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210549197.9A CN114880261B (zh) | 2022-05-20 | 2022-05-20 | 一种dsp仿真器接口转接板及接口转换方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210549197.9A CN114880261B (zh) | 2022-05-20 | 2022-05-20 | 一种dsp仿真器接口转接板及接口转换方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114880261A CN114880261A (zh) | 2022-08-09 |
| CN114880261B true CN114880261B (zh) | 2024-02-09 |
Family
ID=82678459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210549197.9A Active CN114880261B (zh) | 2022-05-20 | 2022-05-20 | 一种dsp仿真器接口转接板及接口转换方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114880261B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWM437982U (en) * | 2012-03-09 | 2012-09-21 | Aplex Technology Inc | Single-board computer system with bus expansion adapter device |
| CN104330978A (zh) * | 2014-09-30 | 2015-02-04 | 苏州天准精密技术有限公司 | 一种长距离传输jtag信号的装置、仿真系统及其方法 |
| CN210742925U (zh) * | 2019-08-27 | 2020-06-12 | 合肥格易集成电路有限公司 | 一种仿真器接口转接电路板和开发测试系统 |
| CN212780886U (zh) * | 2020-04-26 | 2021-03-23 | 国网内蒙古东部电力有限公司电力科学研究院 | 一种便携式转接装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7021971B2 (en) * | 2003-09-11 | 2006-04-04 | Super Talent Electronics, Inc. | Dual-personality extended-USB plug and receptacle with PCI-Express or Serial-At-Attachment extensions |
| KR20070033469A (ko) * | 2004-07-15 | 2007-03-26 | 제이에스알 가부시끼가이샤 | 회로 기판의 검사 장치 및 회로 기판의 검사 방법 |
-
2022
- 2022-05-20 CN CN202210549197.9A patent/CN114880261B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWM437982U (en) * | 2012-03-09 | 2012-09-21 | Aplex Technology Inc | Single-board computer system with bus expansion adapter device |
| CN104330978A (zh) * | 2014-09-30 | 2015-02-04 | 苏州天准精密技术有限公司 | 一种长距离传输jtag信号的装置、仿真系统及其方法 |
| CN210742925U (zh) * | 2019-08-27 | 2020-06-12 | 合肥格易集成电路有限公司 | 一种仿真器接口转接电路板和开发测试系统 |
| CN212780886U (zh) * | 2020-04-26 | 2021-03-23 | 国网内蒙古东部电力有限公司电力科学研究院 | 一种便携式转接装置 |
Non-Patent Citations (1)
| Title |
|---|
| "基于DSP的多端口数据采集器";王慧俊;《中国优秀硕士学位论文全文库》;全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114880261A (zh) | 2022-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7478298B2 (en) | Method and system for backplane testing using generic boundary-scan units | |
| CN108984354A (zh) | 一种服务器芯片调试电路、调试方法及服务器 | |
| CN111650493A (zh) | 一种支持高低温测试的同测装置 | |
| CN216901630U (zh) | 接口转换电路及芯片烧录装置 | |
| CN114880261B (zh) | 一种dsp仿真器接口转接板及接口转换方法 | |
| CN108255652B (zh) | 一种信号测试装置 | |
| CN210742925U (zh) | 一种仿真器接口转接电路板和开发测试系统 | |
| CN202076648U (zh) | 通过pci-e总线实现的连接器扩充模块 | |
| CN113806146B (zh) | 测试转接卡设计系统及其方法 | |
| RU189608U1 (ru) | Адаптер тестирования канала оперативной памяти третьего поколения | |
| CN102467212A (zh) | 电脑电源 | |
| CN109765480B (zh) | 一种测试装置和测试设备 | |
| CN211580109U (zh) | 通用型手机摄像头静电测试板 | |
| CN216561762U (zh) | 调试电路、调试装置及电子设备 | |
| CN209132718U (zh) | 一种标准pcie子卡及ocp子卡的供电治具 | |
| CN220367596U (zh) | 一种jtag菊花链拓扑结构和jtag调试系统 | |
| CN215341059U (zh) | 一种串口调试系统及串口调试电路 | |
| CN212873479U (zh) | 一种龙芯3a的开发板 | |
| CN113341295B (zh) | 一种测试治具和测试系统 | |
| CN214175083U (zh) | 一种cpld固件升级系统 | |
| CN219715566U (zh) | 用于示波器的智能探头及示波器 | |
| CN218974576U (zh) | 一种双芯电表计量模组检测工装 | |
| CN210578576U (zh) | 一种基于fmc标准的高速接口自环测试装置 | |
| CN212209944U (zh) | 连接件、pcb板及电子装置 | |
| CN116315904A (zh) | 多接口设备调试连接装置、系统及调试方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |