TWI232951B - Electronic device having increased debug functionality - Google Patents

Electronic device having increased debug functionality Download PDF

Info

Publication number
TWI232951B
TWI232951B TW091121225A TW91121225A TWI232951B TW I232951 B TWI232951 B TW I232951B TW 091121225 A TW091121225 A TW 091121225A TW 91121225 A TW91121225 A TW 91121225A TW I232951 B TWI232951 B TW I232951B
Authority
TW
Taiwan
Prior art keywords
test
multiplexer
chain
interface
input
Prior art date
Application number
TW091121225A
Other languages
English (en)
Inventor
Hubertus Gerardus En Vermeul
Thomas Franciscus Waayers
Guillaume Elisabeth A Lousberg
Original Assignee
Koninkl Philips Electronics Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninkl Philips Electronics Nv filed Critical Koninkl Philips Electronics Nv
Application granted granted Critical
Publication of TWI232951B publication Critical patent/TWI232951B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558—Addressing or selecting of subparts of the device under test
    • G01R31/318563—Multiple simultaneous testing of subparts
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558—Addressing or selecting of subparts of the device under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558—Addressing or selecting of subparts of the device under test
    • G01R31/318561—Identification of the subpart
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572—Input/Output interfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Surgical Instruments (AREA)
  • Valve Device For Special Equipments (AREA)
  • Noodles (AREA)

Description

1232951
發明領域 本發明係關係於一種電子裝置，包括： 複數個子製置； -旁通多工器，其具有一第一輸入之，一第二輸入及一 輸出； 一測試資料輪入； 一測試資料輪出，其耦合旁通多工器的輸出； 複數個測試介面，包括： 一組測試介面，測試介面組的各測試介面都耦合複數 個子衣置㈤？裝置，測試介面組形成一測試介面鏈，因 為其中測試介面鏈的前置測試介面的測試資料出口接點耦 合測試介面鏈的後繼測試介面的測試資料入口接點；及 一邊界掃描相符進一步測試介面的，用於控制旁通多 工器，該進一步測試介面具有： 一進一步測試資料入口接點，其耦合測試資料輸入；及 一進一步測試資料出口接點，其耦合旁通多工器的第一 輸入。 發明背景 此種電子裝置的一具體實施例揭露於2〇〇〇年的國際測試 會議（ITC)報告，628-637頁，Steven F. Oakland所著的”在積 體電路晶片上系統上完成IEEE 1149.1的考慮，，，特別是該 文中的圖7所敘。 在1C設計的工藝中，現有積木組件的再使用愈來愈多變 為減少上市的時間的一共同點。隨著現行積合尺寸比例 -4- 本紙張尺度適用中國國家搮準(CNS) A4規格(210 X 297公釐） 1232951 A7 ___B7 五、發明説明（2 ) 的下降，積木組件的複雜性增加至一範圍即電子裝置， 如，承載複數個子裝置的印刷電器板（PCB)，晶片上系統 結構，多晶片模組…(:⑷等，其構成由夠複雜的較小電子 裝置，如IP磁芯，埋入處理器，積體電路等。如果組合成 一單電子裝置，通常裝置由一些各含其自有測試結構的子 裝置組成，如經由一測試介面存取的邊界掃描測試配置。 一般這種測試介面，如，一測試存取埠（TAp)，接收經一 TAP控制單元的控制訊號用於控制測試介面的各種狀態。 另外，積合各子裝置的電子裝置也包括一些自行測試邏 輯，如時鐘同步化邏輯。這樣為裝置的測試及/或偵錯增 加複雜性，因為各測試介面經過電子裝置周邊設備的輸入 /輸出接點的直通性就接點資源及成本而言為不可行。另 外，不同測試介面必須配置成一種型式即各子裝置可在其 本身及在一子裝置群内測試/偵錯，以整個電子裝置作為 早裝置而加以測試則為上限。 ITC 2000報告揭露一電子裝置具有複數個埋入處理器包 含一邊界掃描結構。藉由埋入處理器TAPs串聯而產生TAP 可及性，由下一 TAP測試資料入口接點連接前一 Tap測試 資料出口接點因而形成一埋入處理器TAPs鏈。另外，一系 統級主TAP的指令暫存器包括在鏈内，而資料暫存器及系 統級TAP的旁通暫存器係與鏈内測試介面的相對暫存器平 行配置’因而產生一資料及存取機構的旁通部份分級。 已知配置的缺點為同時使用主測試介面的資料暫存器及 埋入處理器的TAP的資料暫存器被分級存取機構防止。特 、。c本紙張尺度適用中a @家標準(CNS) A4規格(21GX 297公爱） " " 1232951 A7 B7 五、發明説明（3 ) 別田偵錯埋入處理器，偵錯中與圍繞的系統級邏輯相互 作用以獲得一大故障覆蓋率便成為重要。這對已知配置來 說有困難’因為系統級邏輯在主TAP控制下不能輸入偵錯 資料如果一埋入處理器在進行偵錯。 發明概要 尤其’本發明的一目標為提供前言所述一種類的電子裝 置具有增加偵錯功能性。 現在’本發明目標的實現為測試介面鏈的一最後測試介 面的測試資料出口接點耦合旁通多工器的第二輸入；及進 一步測試資料出口接點進一步耦合測試介面鏈的第一測試 介面的測試資料入口接點。 元王添加進步測试介面對測試介面鏈特別有利，因為 同時可提供資料至子裝置測試介面及進一步的測試介面。 例如’可以偵錯一子裝置也同時經由進一步測試邏輯或另 外的測試介面供給偵錯資料至不屬於子裝置的周圍邏輯， 因而在偵錯中獲得改善的故障覆蓋率。明顯地，在其他功 能測試中獲得相似的優點。 如果進一步測試介面包括一旁通控制器耦合進一步測試 介面的一指令暫存器用於控制旁通多工器便是一項優點。 般’ 一配合測試介面的邊界掃描的指令暫存器的内容 指出那一個測試介面的暫存器被激活，如，旁通，資料， 邊界掃描或選擇性識別暫存器。藉由監視指令暫存器的内 容旁通控制器可強制旁通多工器切換至旁通狀態如果指令 暫存器内有一適當指令，如邊界掃描測試或旁通指令。另 -6-
胃本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 立 發明説明（4 外，促進額外專用的進一步 ㈣令旁通，藉此進—步力’如 会補炙丁 一 A t J以方通而不必選擇 他二方通狀態。如此，容易選擇測試介面鏈的立 式"面作為測試裝置或作為偵錯裝置。 ’ 另外的優點如果進一步測試界面包括一暫 控制器用於儲存測試界面組的各測試界面的指Γ 如果測試或谓錯軟體不利於專用測試或侦錯指令的使 ^㈣一暫存器用於儲存測試界面組的各測試界面的指 τ 4 ’如指令操作碼’便屬有用。當進-步測試界面使 用bypass指令旁通以促使測試界面組的一測試界面進行 測試或谓錯如此便可防止錯誤切換旁通多工器至一旁通狀 態’因為額外暫存器的旁通控制器也谓測強制測試界面進 入需要模式的指令。 另外尚有優點如果暫存器進一步麵合旁通多1器的一第 三輸入0 連接暫存器至旁通暫存器完成經電子裝置的測試資料輸 入及測試資料輸出的暫存器測試表，目而改善裝置的測試 範圍。 在本發明的一具體實施例中，電子裝置進一步包括一測 試模式控制單元用於控制一測試介面鏈的測試介面的一測 试模式，測試模式控制單元包括：一位元圖案解碼器耦合 進一步測试介面的指令暫存器；及一邏輯電路具有一第一 輸入耦合進一步測試介面的測試模式選擇接點；一第二輸 入搞合位元圖案解碼器；及一輸出耦合測試介面鏈。 1232951 五 發明説明（5 如果表不電子裝置的部份在進 指定位元圖衆％ , / °式面控制下利用 ㈡案剩試或偵錯的指令在指人暫在。、 用 圖案解瑪器會伯測該圖案及傳送 暫存"出現，位元 AND閘極。所亡y、 馮旒至邏輯電路，如一 接邏輯電路，刀妙仏丨面經各自TMS接點連 及然後，整個鏈關閉， 式其中在進一牛、日丨#人 ^ &供一測試或偵錯模 v測试介面控制下的部 、 測試或偵錯。 切笔子#置可以隔離 在本發明的另外具體實施例中 式控制單元用於提供一來自複數個==括，模 具有各別測試模式選擇訊號； ；； 収介面 -多工器組包括一莖…，一:…，各多工器來自 哭组形成一夕 崩 第二輸入及一輸出，多工 二二成二夕工器鏈其中多工器鏈的後繼多工器的第1 :禺a測试介面鍵的前置測試介面的測試資料出口接點別 多工器鏈的前置多工器的輸出轉合後繼多工器的第二輸入 及測試介面鏈的前置測試介面的測試資料入口接點；多、 器鏈：第一多工器的第一輸入耦合進一步測試資料出口接 ”占，夕工态鏈的第一多工器的第二輸入耦合測試資料輪 入；及多工器鏈的最後繼多工器的輸出耦合旁通多工器^ 第一輸入組多工器鏈，其中進一步測試資料出口接點經多 工器鏈耦合旁通多工器的第一輸入。 刚述在測試介面鏈插入一進一步多工器鏈提供直接旁通 路徑從測試介面鏈的各測試介面的測試資料輸入接點至剛 試貪料輸出入接點，包括一圍繞進一步測試介面的旁通路 -8 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 1232951 五、發明説明（6 徑。結果，既使可以關閉進一步測試介面，以提供一產生 測试或偵錯狀態的可能性其中只選擇測試介面鏈的一或更 多的測試介面。 本發明另外具體實施例的一優點，如果進一步測試介面 包括配置一貧料暫存器以提供一個別控制訊號予多工器鏈 的夕工為’及提供一控制訊號予旁通多工器；及測試模 式控制單7C包括一位元圖案解碼器耦合資料暫存器；及一 邏輯電路具有’ 一第一輸入耦合進一步測試介面的測試模 式選擇接點’ 一第二輪入耦合位元圖案解碼器；及複數個 輸出其中複數個輸出的—輸出、經配置以提供個別測試模 式選擇訊號予複數個測試介面的測試介面。 在此配置中，藉由移動_適合位元圖案進人進—步測試 ;丨面的貝料暫存器而控制複數個測試介面及附屬旁通多工 器。結果，在測試中可以重組測試配置，以提供一很有彈 性的測試結構，其中可包括任何數目的測試介面從一個至 全部複數個測試介面。 本發明另外具體實施例的另—優點如果電子電路進—步 i括進步接點用於提供一測試介面選擇訊號予測試模 式控制單元，配置測試模式控制單元以提供一個別控制訊 號予多工器鏈的-多工器；及提供_控制訊號予旁通多工 器。 電子裝置擴充包括-專用接點用於提供—專用測試模式 選擇訊號予測試介面，提供一配置其中目標測試介面可以 關閉及附屬多工器可由電子裝置外的外部測試器切換 :本纸張尺度適财® s家標準(CNS) A4規格(21G><297公爱「 1232951
通狀態。 庄思US 5,673,276揭露一複晶片模組（MCM)具有n半導體 晶片’ η為整數’利用各晶片具有邊界掃描結構加以擴充 而具有一旁通電路，如欄5，行24_27及攔5，行35_38及申 請專利範圍第1項，襴1〇，行1-6，所述。該旁通電路的多 工器38由一外部產生的訊號bce控制，不論作為一單一裝 置或一複晶片結構都能測試MCM，其中η晶片的各個晶片 在邊界掃描測试中生效。如襴2，行17-25的規定，仍 5’673,276發明的目標係為產生一邊界掃描配置適合作為一 巨大裝置。必須強調該配置與本發明大不相同，因為外部 控制訊號係用來控制η半導體晶片的TAps的各旁通多工 器，與本發明進一步多工器由旁通控制裝置或進一步測試 介面控制相反，其中為了測試或偵錯用途可以選擇測試介 面鏈的一測試介面子組；一種us 5,673,276所沒有的選擇 如使用全面旁通訊號的結果不論是旁通TAps或包括測 试電置的所有的n TAPS。所以規定顯示本發明與 5,673,276有不明顯但有利的差異。 現在，根據本發明的電子裝置將以不限制例子及參考附 圖作更詳細說明，其中： 圖式簡單說明 圖1顯示板據本發明的電子裝置的一具體實施例； 圖2顯示根據本發明的電子裝置的另外具體實施例； 圖3顯示根據本發明的電子裝置的另一具體實施例；及 圖4顯示根據本發明的電子裝置的另一具體實施例。 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公董） 1232951 A7 B7 五、發明説明（8 ) 發明詳細說明 圖1中，電子裝置100承載一些子裝置120a及120b。明顯 地，本配置可以擴充而不背離本發明的範圍。例如，電子 裝置100能成為一積體電路承載一些IP磁芯’一印刷電路 板承載一些積體電路（ICs)或一複晶片模組承載一些半導體 晶片等等。根據個別測試介面140a，140b，如一測試存取 淳（TAP)，擴充各子裝置120a，120b，反之電子裝置100係 根據IEEE 1149.1標準擴充，如邊界掃描（BS)，配合進一步 測試介面160。進一步測試介面160 —般具有一測試資料入 口（TDI)接點161耦合一電子裝置100的測試資料輸入110， 一測試資料出口（TDO)接點162，一測試模式選擇（TMS)接 點163，一測試時鐘（TCK)接點164及一測試歸零（TRST)接 點165。另外，進一步測試介面160具有一指令暫存器 170，一資料暫存器172，一旁通暫存器174，及一邊界掃 描暫存器176耦合電子裝置100的一些I/O接點。暫存器 170，172，174及176經一多工器178在解碼邏輯控制下耦 合TDO接點162未顯示該接點係耦合指令暫存器170。選擇 性，也具有一識別暫存器，未顯示。 一般，測試介面140a及140b具有相似元件如進一步測試 介面160，如各別TDI接點141a及141b，各別TDO接點142a 及142b，各別TMS接點143 la及143b，各別TCK接點144a及 144b，各別TRST接點145a及145b，及各別指令暫存器150a 及150b，各別資料暫存器152a及152b及各別旁通暫存器 154a及154b。須要強調，在本發明的具體實施例中，測試 -11 - ，本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐）
裝· 訂
1232951 A7 B7 五、發明説明（9 ) 界面140a，140b及160的TMS，TCK，TRST接點連接適合 訊號導線，但為了清楚起見這些導線在各圖中均被省略。 暫存器150a，152a及154a經一由未顯示的解碼邏輯控制的 多工器158a耦合TDO接點142a，該解碼邏輯耦合指令暫存 器150a，及暫存器150b，152b及154b經一由未顯示的解碼 邏輯控制的多工器158b耦合TDO接點142b，該解碼邏輯耦 合指令暫存器150b。在圖1具體實施例中，測試介面140a 及140b缺少一 BS暫存器，因為該種暫存器對預定的偵錯 用途並非絕對需要。不過，較理想，測試介面140a及140b 具有一 BS暫存器，因為測試介面140a及140b會因而符合 BS標準。 測試介面140a及140b形成一測試介面鏈140，其中前置 測試介面140a的TDO接點142a耦合後繼測試介面140b的 TDI接點141b。任何熟悉本技藝者會明白，測試介面鏈140 可以擴充至包括許多測試介面。藉由耦合進一步測試介面 160的TDO接點162至測試介面鏈140的第一測試介面140a 的TDI接點141添加進一步測試介面160至測試介面鏈140。 另外，TDO接點162也耦合旁通多工器102的第一輸入 103，旁通多工器102具有一輸出106耦合電手裝置100的一 測試資料輸出112。旁通多工器102也具有一第二輸入104 耦合測試介面鏈140的最後繼測試介面140b的TDO接點 142b。旁通多工器102由耦合指令暫存器170的旁通控制器 168控制。旁通控制器168可以為耦合指令暫存器170的未 -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）
裝· 訂
1232951 A7 B7 五、發明説明（1〇 ) 顯示解碼邏輯的一部份。根據規定本配置為BS型；電子 裝置100可作為一單一裝置測試，此時，經直接耦合TDO 接點162至旁通多工器102的第一輸出103旁通測試介面鏈 140，及可作為複數個子裝置120a及120b包括TDO接點162 及旁通多工器102之間的測試介面鏈140測試。一般，如果 指令暫存器170包括必要的指令，如邊界掃描測試指令或 旁通指令，便旁通測試介面鏈140。 另外，子裝置120a及120b可個別測試或偵錯或作為一積 合，如，子裝置的子組。對此，除了各別結合子裝置120a 及120b的測試介面140a及140b的適合指令外，一專用測試 旁通或偵錯旁通指令必須移入指令暫存器170以選擇旁通 暫存器174而不必旁通測試介面鏈140。這是重點，因為旁 通測試介面鏈140會防止測試資料輸出112上的所需測試或 偵錯結果的觀察。 在另外配置中，進一步測試介面160也具有一暫存器180 耦合旁通解碼器168用於儲存測試介面組，如測試介面 140a及140b，的各測試介面的指令資料。當指令資料移入 測試介面鏈140，同時也複製送入暫存器180。這樣避免需 要專用測試旁通或偵錯旁通的指令，因為現存於指令暫存 器170的旁通指令不能自動引起旁通測試介面鏈140。只有 如暫存器180内容所示，如果測試介面鏈140的測試介面 140a及140b之中沒有一個被選來作測試或偵錯，則設定旁 通多工器102旁通測試介面鏈140。較理想，暫存器180耦 合旁通多工器102的第三輸入105。如此，導致從外部經測 __ · ，本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 1232951 A7 B7 五、發明説明（Π ) 試資料輸入110及測試資料輸出112產生暫存器180測試 表。 現在，再回頭參考圖1及其詳細說明以說明其餘的圖。 除非另有說明，相對參考號碼具有相似意思。必須強調， 仍然具有子裝置120a及120b ;但在下列圖中基於清楚理由 而被省略。 在圖2中一測試模式控制單元190結合進一步測試介面 160。為了清楚的理由，省略進一步測試介面160的暫存器 172，174及176 ;但根據本發明電子裝置的本特別具體實 施例仍具有該等暫存器。在此，測試控制單元具有一邏輯 電路192，如一 AND閘極，具有一輸出耦合測試介面鏈140 的測試介面140a及140b的各TMS接點143a及143b。AND閘 極192經其第一輸出耦合進一步測試介面的TMS接點163。 另外，測試模式控制單元具有一位元圖案解碼器194耦合 於指令暫存器172及AND閘極192的一第二輸入之間。配置 位元圖案解碼器194以評估指令暫存器170的指令操作碼的 部份位元圖案。須要強調，如果評估下的位元圖案由一單 位元組成，位元圖案解碼器可以簡化如一反相器或只是線 連接指令暫存器170的相對儲存元件及AND閘極192的第二 輸入。如果進一步測試介面160具有一 TMS訊號經其TMS 接點163，測試配置可包括測試介面鏈140的測試介面140a 及140b或加以排除，如切換至一功能模式，由輸入一指令 暫存器170的一適合位元圖案至測試模式控制單元190。本 測試配置排除測試介面140a及140b防止JTAG指令仍下載到 -14- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐）
裝 訂
1232951 A7 B7 五、發明説明（l2 ) 相對測試介面的指令暫存器及以後執行，如此將影響電子 裝置100的操作。結果，便具有優點即測試或偵錯的子裝 置不會與其他子裝置在如旁通的被動測試模式中發生作 用，這樣有利於改善電子裝置100的測試性及偵錯功能 性。結果，電子裝置100可作為巨大裝置測試或偵錯如， 包含在測試模式的全部測試介面140a，140b及160，或包 含所有被測試或偵錯電子裝置由使用具有專用位元圖案的 指令強制測試介面140a及140b留在其功能模式中而排除的 子裝置120a及120b。另外，任何熟悉本技藝者會明白AND 閘極192可由一相等的邏輯閘極取代或結合而不背離本發 明的範圍。 回頭參考圖2及其詳細說明以說明圖3。為了清楚理 由，圖3省略圖2的測試介面140a的暫存器142a，144a及 146a，測試介面140b的暫存器142b，144b及146b，及TCK 接點144a及144b及TRST接點145a及145b。同樣，指令暫存 器170事實上由資料暫存器172取代，進一步測試介面160 並不隱含缺少指令暫存器170的事實，已由資料暫存器172 取代指令暫存器170。在本發明的這一特別具體實施例 中，位元圖案解碼器194耦合資料暫存器172及邏輯電路 192。另外，多工器鏈220以下列方式插入測試介面鏈 140。測試介面鏈140的前置測試介面140a的TDI接點141a 耦合多工器鏈220的前置多工器220a的一輸出226a。測試 介面鏈140的前置測試介面140a的TDO接點142a耦合多工 器鏈220的後繼多工器220b的一第一輸出222b。另外，多 -15- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） ·· 裝. 訂
1232951 A7 B7 五、發明説明（I3 ) 工器220a的輸出也耦合後繼多工器220b的一第二輸入 224b，因而產生一圍繞前置測試介面140a的旁通路徑。 多工器鏈220的第一多工器220a的第一輸入222a耦合TDO 接點162，及多工器鏈220的第一多工器220a的第二輸入 224a耦合測試資料輸入110，因而具有進一步測試介面160 的旁通路徑。最後，多工器鏈220的最後繼多工器220b的 輸出226b耦合旁通多工器102的第一輸入103。現在，TDO 接點162經多工器鏈220耦合旁通多工器102的第一輸入 103。必須再強調測試介面鏈140及附屬的多工器鏈220可 以擴充而不背離本發明的範圍。另外，規定測試介面鏈 140可包括一不能旁通的測試介面，即多工器鏈220沒有附 屬多工器。結果，選擇的測試配置不能排除這種測試介 面。 多工器鏈220的各多工器及旁通多工器102由資料暫存器 172的内容控制。所以，圖3的具體實施例省略旁通解碼器 168。換言之，配置資料暫存器172以提供各別控制訊號予 多工器鏈220的各多工器220a及220b及提供一控制訊號予 旁通多工器102。另外，配置位元圖案解碼器194以提供含 有複數個訊號的邏輯電路192用於選擇及解選擇目標測試 配置的測試介面140a，140b及160。邏輯電路192可包括複 數個AND閘極各具有第一輸入耦合TMS接點163，配置一 第二輸入以接收位元圖案解碼器194的複數個訊號之一， 及一輸出耦合一目標測試介面。較理想，測試介面鏈140 的測試介面及測試模式選擇器190之間的耦合由一資料交 -16- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 1232951 A7 B7 五、發明説明（Η ) 通匯流排完成。熟悉本技藝者會明白邏輯電路192的其他 具體實施例並不背離本發明範圍。另外，位元圖案解碼器 194可以簡化如一配線積合，一反相器積合或其結合。 本配置可成為很有彈性的測試或偵錯結構；由插入一適 合圖案於資料暫存器172，複數個測試介面的各測試介面 140a，140b及160可旁通或切換至一功能模式或分別包括 在包括旁通多工器102的多工器鏈220及測試模式選擇器 190的各自測試或偵錯結構内。本結構也能在操作中作改 變；利用轉移一新位元圖案至資料暫存器172，然後重新 構造測試介面鏈140及多工器鏈220。依規定如果進一步測 試介面160切換至一功能模式，如測試空轉，電子裝置100 的模組操作數可以藉由提供一測試歸零訊號予進一步測試 介面160的TRST接點165而改變。 在圖4中，說明一種替代的配置用於選擇電子裝置100的 部份元件供測試或偵錯之用。回頭參考圖3及其詳細說明 以說明圖4。另外，資料暫存器172為了清楚理由自進一步 測試介面160省略；無需要說明進一步測試介面160缺少該 暫存器。 擴充的電子裝置100具有一測試模式選擇.器190用於提供 一專用TMS訊號經各自的TMS接點143a，143b及163予測 試介面鏈的測試介面140a及140b及進一步測試介面160。 另外，多工器220a，220b，如多工器鏈220的多工器，同 時旁通多工器102也回應測試模式選擇器190。換言之，配 置測試模式控制單元190以提供一各別的控制訊號予多工 器鏈220的多工器及一控制訊號予旁通多工器102。 -17- 、.，本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）
裝· 訂
1232951 五、發明説明（〖5 ) 一專用侧訊號經電子裝置⑽的_侧接點豸入測試模 式^制單元190。另外，測試模式控制單元⑽具有一經電 子凌置100的專用接點的測試介面特別測試選擇訊號。 例如，進-步測試介面160可藉由提供一適合測試介面選 擇訊號經控制點114予測試模式控制單元190而被選擇或被 解選擇，測試介面140a可藉由提供一適合測試介面選擇訊 號經控制點116予測試模式控制單元190而被選擇或被解選 擇，其中測試介面140b的專用測試介面選擇訊號經接點 118而被接收等等。結果，不經由耶測試埠控制的測試介 面，如測言式資料輸入110。可在測試邏輯歸零狀態保持操 作，如其功能模式，及用於旁通測試介面的多工器則在測 試模式控制單元190控制下切換至旁通狀態。較理想，用 於將測5式介面轉入邏輯歸零狀態的測試介面選擇訊號也 用來切換相對旁通多工器成旁通狀態。須要強調mEE 1149.1標準容許添加接點114及116，因而使圖2的配置符 合BS標準。 必須注意上述具體實施例的說明並不限制本發明，而熟 悉本技藝者能設計許多替代具體實施例而不背離所附申請 專利範圍。在申請專利範圍中，括孤内的任何參考符號不 可解釋作為限制申請專利範圍。”包括”一詞並不表示排除 申請專利範圍所列以外的元件或步驟。元件前的不定冠詞 π — π並不表示排除複數個元件。本發明可利用包括許多不 同元件的硬體，或利用適當程式化電腦完成。在申請專利 範圍的裝置中，包括數種裝置，這些裝置可以由一及數種 -18- 本紙張尺度適用中國國家標準(CNS) Α4規格(21〇x 297公釐) 公 斯一 十卜/1 案 號 091121225 類 別 G 0 1 Η ))丨，乂分 1232951 t A4 C4
中 文具有增加偵錯功能性之電子裝置 名稱
英文溫5Srf0uTctT〇v溫齡YING1職EASED 姓 名 國 籍 住、居所 住、居所
TWWWm - HUBERTUS GERARDUS HENDRIKUS VERMEULEN 2·湯馬斯法蘭西斯卡斯威爾斯 THOMAS FRANCISCUS WAAYERS 3·古伊勞美伊利莎白安德利斯勞斯伯格 GUILLAUME ELISABETH ANDREAS LOUSBERG 1. - 3.均荷蘭 THE NETHERLANDS 1·荷蘭愛因和文市普羅何斯蘭路6號 PROF· HOLSTLAAN 6, 5656 AA EINDHOVEN， THE NETHERLANDS 2·荷蘭愛因和文市普羅何斯蘭路6號 PROF. HOLSTLAAN 6, 5656 AA EINDHOVEN, THE NETHERLANDS 3.荷蘭愛因ί口文市普羅何斯蘭路6號 PROF. HOLSTLAAN 65 5656 AA EINDHOVEN, THE NETHERLANDS 装 姓 名 (名稱） 國 籍 荷蘭商皇家飛利浦電子股份有限公司 KONINKLIJKE PHILIPS ELECTRONICS N. V. 申請人 住、居所 (事務所^
荷蘭 THE NETHERLANDS 荷蘭愛因和文市格羅尼渥街1號 GROENEWOUDSEWEG 1，5621 BA EINDHOVEN， THE NETHERLANDS 代表人 姓 名
J. L.凡德渥 J. L. VAN DER VEER 本紙張尺度適用巾關家鲜(CNS) A4規格(⑽X 297公董） I232J^!J21225號專利申請‘立；丨 r ； 中文說明書替換頁(92年lg月）.....At·! 、〇Γ7 - j …一，一..... ----------L>J j 五、發明説明（ 16 ) 硬體元件具體化實現。事實上在不同的相關申請專利範圍 說明的特定措施並不表示這些措施結合使用不具優點。 圖式元件符- 號說明 100 電子裝置 102 旁通多工器 103 旁通多工器第一輸入 104 旁通多工器第二輸入 105 旁通多工器第三輸入 106 旁通多工器輸出 112 測試資料輸出 120a, 120b 子裝置 140 測試介面鏈 140a, 140b 測試介面 141a, 141b, 161 TDI接點 142a, 142b, 162 TDO接點 143a, 143b, 163 TMS接點 144a, 144b, 164 TCK接點 145a, 145b, 165 TRST接點 150a, 150b, 170 指令暫存器 152a, 152b, 172 資料暫存器 154a, 154b, 174 旁通暫存器 158a, 158b 多工器 160 進一步測試介面 168 旁通控制器 O:\80\80671-921229.doc -19- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 1232^^^21225號專利申請案 中文說明書替換頁(92年12月） 五、發明説明（17 ) A7 B7 〉正本有、 :·乂之 176 邊界掃瞄暫存器 178 多工器 180 暫存器 190 測試模式控制單元 192 AND閘極 194 位元圖案解碼器 220 多工器鏈 220a 前置多工器 220b 後繼多工器 222a 前置多工器第一輸入 222b 後繼多工器第一輸入 224a 前置多工器第二輸入 224b 後繼多工器第二輸入 226a 前置多工器輸出 226b 後繼多工器輸出 O:\80\80671-921229.doc - 20 - 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐)

Claims (1)

  1. A8 B8 C8 D8 工2329^^2^25號專辦請案 中文申請專利範圍替換本(92年12月） /、、申清專利範園 1· 一種電子裝置（1〇〇)，包括： 複數個子裝置（120a，120b); 一旁通多工器（102)，其具有一第一輸入（103)，一第 二輸入（104)及一輸出（106); 一測試資料輸入（110); 一測試資料輸出（112)，其耦合該旁通多工器（102)的 輸出（106); 複數個測試介面（140a，140b，160)，包括： 一組測試介面（140a，140b )，測試介面組的各測 試介面（14〇a ; 140b)耦合複數個子裝置（120a，120b)的 一子裝置（120a ; 120b)，測試介面組（140a，140b)形成 一測試介面鏈（140)其中測試介面鏈中的前置測試介面 (140a)的測試資料出口接點（142a)耦合測試介面鏈（140) 中的後繼測試介面（140b)的測試資料入口接點（141b); 及 一進一步測試介面（160)，用於控制旁通多工器 (102)，該進一步測試介面（160)具有： 一進一步測試資料入口接點（161)，其耦合該測試資 料輸入（110);及 進一步測試資料出口接點（162)耦合旁通多工器（102) 的第一輸入（103); 其特徵為： 一測試介面鏈（140)的最後測試介面（140b)的一測試 資料出口接點（142b)耦合旁通多工器（1〇2)的第二輸入 (104);及 O:\80\80671-921229.doc A8 B8 C8 D8 12兩1 々、申請專利範圍 進一步測試資料出口接點（162)進一步耦合測試資料 鏈（140)的第一測試資料（140a)的測試資料入口接點 (141a) 〇 2. 如申請專利範圍第1項之電子裝置（100)，其特徵為進 一步測試介面（160)包括一旁通控制器（168)，其耦合進 一步測試介面（160)的一指令暫存器（170)，用於控制旁 通多工器（102)。 3. 如申請專利範圍第2項之電子裝置（100)，其特徵為進 一步測試介面（160)包括一暫存器（180)，其耦合旁通控 制器（168)，用於儲存測試介面組（140a，140b)的各測 試介面（140a ; 140b )的指令資料。 4. 如申請專利範圍第3項之電子裝置（100)，其特徵為暫 存器（180)進一步耦合旁通多工器（102)的一第三輸入 (105) ° 5. 如申請專利範圍第1項之電子裝置（1〇〇)，其特徵為進 一步包括一測試模式控制單元（190)，用於控制測試介 面鏈（140)的一測試介面鏈（140a ; 140b)的一測試模 式，該測試模式控制單元（190)包括： 一位元圖案解碼器（194)，其耦合進一步測試介面 (160)的一指令暫存器（170);及 一邏輯電路（192)，其具有： 一第一輸入，其耦合進一步測試介面（160)的測試模 式選擇接點（163); 一第二輸入，其耦合位元圖案解碼器（194);及 O:\80\80671-921229.doc - 2 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
    裝- μ 言丁
    1232951 as Β8 C8 , _____ D8 六、申請專利範圍 一輸出，其耦合測試介面鏈（140)。 6. 如申請專利範圍第5項之電子裝置（100)，其特徵為邏 輯電路（192)包括一 AND閘極。 7. 如申請專利範圍第1項之電子裝置（100)，進一步包 括： 一測試模式控制單元（190)，用於提供一各別測試 模式選擇訊號予複數個測試介面（140a，140b，160)的 各測試介面（140a ; 140b ; 160); 一組多工器（220a，220b )，該組多工器（220a ; 220b ) 的各多工器組多工器（220a，220b)包括一第一輸入 (222a ; 222b)，一第二輸入（224a ; 224b)及一輸出 (226a ; 226b )，該組多工器（220a，220b )形成一多工器 鏈（220)其中： 多工器鏈（220)的後繼多工器（220b)的第一輸出（222b) ，其搞合測試介面鏈(140)的前置測試介面（140a)的測 試資料出口接點（142a); 多工器鏈（220)的前置多工器（220a)的輸出（226a)，其 耦合後繼多工器（220b)的第二輸入（224b)及測試介面鏈 (140)的前置測試介面（140a)的測試資料入口接點 (141a)； 多工器鏈（220)的第一多工器（220a)的第一輸入（222a) ，其耦合進一步測試資料出口接點（162); 多工器鏈（220)的第一多工器（220a)的第二輸入（224a) ，其耦合測試資料輸入（110);及 O:\80\80671-921229.doc - 3 - 本紙張尺度適用中國國家檩準(CNS) A4規格(210 X 297公釐) . Γ'. v-s
    Α8 Β8 C8 D8 々、申請專利範園 多工器鏈（220)的最後多工器（220b)的輸出（226b)，其 耦合旁通多工器（102)的第一輸入（103)，其中進一步測 試資料出口表接點（162)，其耦合旁通多工器（102)的第 一輸入（103)經多工器鏈（220)。 8·如申請專利範圍第7項之電子裝置（100)，其特徵為該 進一步測試介面（160)包括：
    裝- 一資料暫存器（172)，被配置以提供一各別控制訊號 予多工器鏈（200)的一多工器（220a ; 220b )，及提供一 控制訊號予旁通多工器（102);及 測試模式控制單元（190)包括： Μ 一位元解碼器（194)，其耦合資料暫存器（172);及一 邏輯電路（192)，具有： 一第一輸入，其耦合進一步測試介面（160)的測試 模式選擇接點（163); 一第二輸入，其耦合位元圖案解碼器（194);及 % 複數個輸出，其中複數個輸出的一輸出被配置以 提供各別測試模式選擇訊號予複數個測試介面（140a， 140b，160)的測試介面（140a ; 140b ; 160)。 9.如申請專利範圍第7項之電子裝置（100)，進一步包 括： 一進一步接點（114，116，118)，用於提供一測試介 面選擇訊號予測試模式控制單元（190)，測試模式控制 單元（190)被配置； 以將一各別控制訊號提供給多工器鏈（220)的一多工 O:\80\80671-921229.doc - 4 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 1232951 煩請委a:明示V年Β Η Α Π:所提之 修iL本有無t A8 B8 C8 D8 申請專利範圍 器（220a ; 220b);及 以將一控制訊號提供給旁通多工器（102)。 O:\80\80671-921229.doc - 5 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
TW091121225A 2001-09-20 2002-09-17 Electronic device having increased debug functionality TWI232951B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP01203565 2001-09-20

Publications (1)

Publication Number Publication Date
TWI232951B true TWI232951B (en) 2005-05-21

Family

ID=8180950

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091121225A TWI232951B (en) 2001-09-20 2002-09-17 Electronic device having increased debug functionality

Country Status (9)

Country Link
US (1) US6988230B2 (zh)
EP (1) EP1430319B1 (zh)
JP (1) JP4249019B2 (zh)
KR (1) KR100896538B1 (zh)
CN (1) CN100342241C (zh)
AT (1) ATE355534T1 (zh)
DE (1) DE60218498T2 (zh)
TW (1) TWI232951B (zh)
WO (1) WO2003025595A2 (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7222315B2 (en) 2000-11-28 2007-05-22 Synplicity, Inc. Hardware-based HDL code coverage and design analysis
US7827510B1 (en) 2002-06-07 2010-11-02 Synopsys, Inc. Enhanced hardware debugging with embedded FPGAS in a hardware description language
JP2005535973A (ja) * 2002-08-14 2005-11-24 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ モジュール、電子装置および評価ツール
US7010722B2 (en) * 2002-09-27 2006-03-07 Texas Instruments Incorporated Embedded symmetric multiprocessor system debug
JP2007500356A (ja) * 2003-05-28 2007-01-11 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ シグナルインテグリティ自己テストアーキテクチャ
US7246282B2 (en) * 2003-06-25 2007-07-17 Hewlett-Packard Development Company, L.P. Bypassing a device in a scan chain
EP1706752B1 (en) * 2004-01-13 2008-05-07 Nxp B.V. Jtag test architecture for multi-chip pack
CN1922502B (zh) * 2004-02-19 2010-06-16 Nxp股份有限公司 具有测试访问的电子流处理电路
WO2005086940A2 (en) * 2004-03-11 2005-09-22 Interdigital Technology Corporation Control of device operation within an area
US20060159440A1 (en) * 2004-11-29 2006-07-20 Interdigital Technology Corporation Method and apparatus for disrupting an autofocusing mechanism
US20060137018A1 (en) * 2004-11-29 2006-06-22 Interdigital Technology Corporation Method and apparatus to provide secured surveillance data to authorized entities
US7574220B2 (en) * 2004-12-06 2009-08-11 Interdigital Technology Corporation Method and apparatus for alerting a target that it is subject to sensing and restricting access to sensed content associated with the target
TW200730836A (en) * 2004-12-06 2007-08-16 Interdigital Tech Corp Method and apparatus for detecting portable electronic device functionality
US20060227640A1 (en) * 2004-12-06 2006-10-12 Interdigital Technology Corporation Sensing device with activation and sensing alert functions
WO2006067661A2 (en) * 2004-12-20 2006-06-29 Koninklijke Philips Electronics N.V. A testable multiprocessor system and a method for testing a processor system
JP4388903B2 (ja) 2005-02-09 2009-12-24 富士通マイクロエレクトロニクス株式会社 Ｊｔａｇ試験方式
TW200708750A (en) 2005-07-22 2007-03-01 Koninkl Philips Electronics Nv Testable integrated circuit, system in package and test instruction set
US7941717B2 (en) * 2005-10-24 2011-05-10 Nxp B.V. IC testing methods and apparatus
WO2007069097A1 (en) * 2005-11-02 2007-06-21 Nxp B.V. Ic testing methods and apparatus
EP1791133A1 (en) * 2005-11-29 2007-05-30 STMicroelectronics Pvt. Ltd. A method of sharing testing components for multiple embedded memories and the memory system incorporating the same
US7579689B2 (en) * 2006-01-31 2009-08-25 Mediatek Inc. Integrated circuit package, and a method for producing an integrated circuit package having two dies with input and output terminals of integrated circuits of the dies directly addressable for testing of the package
EP1993243B1 (en) * 2006-03-16 2012-06-06 Panasonic Corporation Terminal
US7546498B1 (en) * 2006-06-02 2009-06-09 Lattice Semiconductor Corporation Programmable logic devices with custom identification systems and methods
US7620864B2 (en) * 2006-10-26 2009-11-17 International Business Machines Corporation Method and apparatus for controlling access to and/or exit from a portion of scan chain
KR100829402B1 (ko) * 2006-11-01 2008-05-15 주식회사 유니테스트 순차적 반도체 테스트 장치
US7657854B2 (en) * 2006-11-24 2010-02-02 Freescale Semiconductor, Inc. Method and system for designing test circuit in a system on chip
US8108744B2 (en) 2006-11-28 2012-01-31 Stmicroelectronics Pvt. Ltd. Locally synchronous shared BIST architecture for testing embedded memories with asynchronous interfaces
JP2008310792A (ja) * 2007-05-11 2008-12-25 Nec Electronics Corp テスト回路
US7937631B2 (en) * 2007-08-28 2011-05-03 Qimonda Ag Method for self-test and self-repair in a multi-chip package environment
US7904770B2 (en) * 2008-09-09 2011-03-08 Qualcomm Incorporated Testing circuit split between tiers of through silicon stacking chips
EP2372379B1 (en) * 2010-03-26 2013-01-23 Imec Test access architecture for TSV-based 3D stacked ICS
KR101010358B1 (ko) * 2010-10-19 2011-01-25 (주)청석엔지니어링 종횡 방향 부직포가 부착된 부틸합성고무 시트 방수제 및 이를 이용한 방수공법
KR101035399B1 (ko) * 2010-10-19 2011-05-20 (주)청석엔지니어링 폐타이어 고분자가 함유된 자착식 부틸합성고무 시트 방수제 및 이를 이용한 방수공법
TW201221981A (en) * 2010-11-24 2012-06-01 Inventec Corp Multi-chip testing system and testing method thereof
US20130086441A1 (en) * 2011-09-30 2013-04-04 Qualcomm Incorporated Dynamically self-reconfigurable daisy-chain of tap controllers
DE102012210408A1 (de) * 2012-06-20 2013-12-24 Robert Bosch Gmbh Verfahren zum Ansteuern einer Zustandsmaschine
US9026872B2 (en) * 2012-08-16 2015-05-05 Xilinx, Inc. Flexible sized die for use in multi-die integrated circuit
US9063734B2 (en) 2012-09-07 2015-06-23 Atmel Corporation Microcontroller input/output connector state retention in low-power modes
US9250690B2 (en) * 2012-09-10 2016-02-02 Atmel Corporation Low-power modes of microcontroller operation with access to configurable input/output connectors
US9547034B2 (en) 2013-07-03 2017-01-17 Xilinx, Inc. Monolithic integrated circuit die having modular die regions stitched together
GB2518866A (en) * 2013-10-03 2015-04-08 St Microelectronics Res & Dev Flexible interface
WO2015193707A1 (en) * 2014-06-19 2015-12-23 X-Fab Semiconductor Foundries Ag Sleek serial interface for a wrapper boundary register (device and method)
US9557383B2 (en) 2014-12-12 2017-01-31 International Business Machines Corporation Partitioned scan chain diagnostics using multiple bypass structures and injection points
US9429621B2 (en) 2015-01-27 2016-08-30 International Business Machines Corporation Implementing enhanced scan chain diagnostics via bypass multiplexing structure
US9964597B2 (en) * 2016-09-01 2018-05-08 Texas Instruments Incorporated Self test for safety logic
KR101890030B1 (ko) * 2016-09-02 2018-08-20 주식회사 아이닉스 체인 형태로 연결된 디바이스 및 그 설정 방법
CN110825439B (zh) * 2018-08-10 2021-03-09 北京百度网讯科技有限公司 信息处理方法和处理器
US11249134B1 (en) * 2020-10-06 2022-02-15 Qualcomm Incorporated Power-collapsible boundary scan
CN112098818B (zh) * 2020-11-02 2021-02-02 创意电子(南京)有限公司 一种基于标准边界扫描电路的sip器件测试系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW253031B (zh) * 1993-12-27 1995-08-01 At & T Corp
US5615217A (en) * 1994-12-01 1997-03-25 International Business Machines Corporation Boundary-scan bypass circuit for integrated circuit electronic component and circuit boards incorporating such circuits and components
EP0826974B1 (en) * 1996-08-30 2005-10-19 Texas Instruments Incorporated Device for testing integrated circuits
JPH1183956A (ja) * 1997-06-30 1999-03-26 Texas Instr Inc <Ti> 集積回路
US6032279A (en) * 1997-11-07 2000-02-29 Atmel Corporation Boundary scan system with address dependent instructions
KR19990047438A (ko) * 1997-12-04 1999-07-05 윤종용 핀 공유를 이용한 바이패스 회로를 구비하는 반도체 장치

Also Published As

Publication number Publication date
JP2005503563A (ja) 2005-02-03
EP1430319A2 (en) 2004-06-23
WO2003025595A3 (en) 2003-08-28
DE60218498D1 (de) 2007-04-12
DE60218498T2 (de) 2007-11-08
US20030079166A1 (en) 2003-04-24
CN100342241C (zh) 2007-10-10
EP1430319B1 (en) 2007-02-28
CN1555491A (zh) 2004-12-15
JP4249019B2 (ja) 2009-04-02
ATE355534T1 (de) 2006-03-15
KR20040035848A (ko) 2004-04-29
US6988230B2 (en) 2006-01-17
WO2003025595A2 (en) 2003-03-27
KR100896538B1 (ko) 2009-05-07

Similar Documents

Publication Publication Date Title
TWI232951B (en) Electronic device having increased debug functionality
US9933484B2 (en) Taps with TO-T2, T4 classes with, without topology selection logic
Bleeker et al. Boundary-scan test: a practical approach
US5805608A (en) Clock generation for testing of integrated circuits
CA2249088C (en) Method and apparatus for high-speed interconnect testing
US11041905B2 (en) Combinatorial serial and parallel test access port selection in a JTAG interface
TW200405166A (en) Hierarchical test methodology for multi-core chips
US9128152B2 (en) Interface circuitry with JTAG interface, full and reduced pin interfaces
JP2004522169A (ja) 電子回路最適並列検査アクセス方法及び装置
KR19980032196A (ko) 디버그 및 제조 테스트 목적을 위한 적응적 스캔 체인
Vermeulen et al. IEEE 1149.1-compliant access architecture for multiple core debug on digital system chips
JP3094983B2 (ja) システムロジックのテスト回路およびテスト方法
TWI287638B (en) An electronic circuit with test unit and a method for testing interconnects between an electronic circuit with test unit and a further electronic circuit