JP2005535973A - モジュール、電子装置および評価ツール - Google Patents
モジュール、電子装置および評価ツール Download PDFInfo
- Publication number
- JP2005535973A JP2005535973A JP2004528729A JP2004528729A JP2005535973A JP 2005535973 A JP2005535973 A JP 2005535973A JP 2004528729 A JP2004528729 A JP 2004528729A JP 2004528729 A JP2004528729 A JP 2004528729A JP 2005535973 A JP2005535973 A JP 2005535973A
- Authority
- JP
- Japan
- Prior art keywords
- register
- input
- coupled
- bit pattern
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318558—Addressing or selecting of subparts of the device under test
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318555—Control logic
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
Claims (12)
- 機能ブロックと、
モジュールの評価モードにおいて前記機能ブロックを制御するテストコントローラと、を備えるモジュールであって、
前記テストコントローラは、
入力ピンおよび出力ピンを含む複数のピンと、
前記入力ピンと前記出力ピンとの間に結合され、前記入力ピンを介してビットパターンを受け、前記出力ピンを介して前記ビットパターンを出力する第1のレジスタと、
前記第1のレジスタに結合され、更新信号に対応する前記ビットパターンを取り込む第2のレジスタと、を含み、
前記テストコントローラは、前記ビットパターンに対応する前記更新信号を遮断する専用制御回路をさらに含むことを特徴とする、モジュール。 - 前記専用制御回路は、
前記更新信号を受信する第1の入力と、
前記第1のレジスタに結合され、前記ビットパターンを受ける第2の入力と、
前記第2のレジスタに結合された出力と、を有する第1の論理ゲートを有することを特徴とする、請求項1に記載のモジュール。 - 前記専用制御回路は、前記第1のレジスタと前記第1の論理ゲートの第2の入力との間に結合され、前記ビットパターンを変形して前記第2の入力に供給する複数の論理ゲートをさらに有することを特徴とする、請求項2に記載のモジュール。
- 前記テストコントローラは、
制御端末、第1の入力、第2の入力、および前記出力ピンに結合された出力を有するマルチプレクサと、
前記入力ピンと前記マルチプレクサの第1の入力との間に結合された第3のレジスタと、
前記入力ピンと前記マルチプレクサの第2の入力との間に結合された非更新バイパスレジスタと、をさらに含み、
前記マルチプレクサの制御端末はビットパターンの少なくとも一部に応答することを特徴とする、請求項3に記載のモジュール。 - 前記専用制御回路は、
前記複数の論理ゲートに結合され、変形状のビットパターンを受ける第1の入力と、
さらなる更新信号を受ける第2の入力と、
前記第3のレジスタに結合された出力と、を有する第2の論理ゲートを有し、
前記第3のレジスタは前記さらなる更新信号に応答することを特徴とする、請求項4に記載のモジュール。 - 前記複数の論理ゲートの出力経路は、前記更新信号に応答し前記変形状のビットパターンを記憶するデータ記憶素子を有することを特徴とする、請求項4または5に記載のモジュール。
- 前記テストコントローラは、
第1の入力、第2の入力、出力、および前記第2のレジスタの出力に結合された制御端末を有するさらなるマルチプレクサと、
前記入力ピンと前記さらなるマルチプレクサの前記第1の入力との間に結合された第1のさらなるレジスタと、
前記第1のレジスタに結合された少なくとも一つの入力を有し、前記更新信号に応答する第2のさらなるレジスタと、
前記入力ピンと前記さらなるマルチプレクサの前記第2の入力との間に結合された伝導体とをさらに含み、
前記第1のレジスタは前記マルチプレクサの出力と前記出力ピンとの間に結合され、
前記第1の論理ゲートの第2の入力は前記第2のレジスタを介して前記第1のレジスタに結合されていることを特徴とする、請求項2に記載のモジュール。 - 前記第2のさらなるレジスタはリセット信号に応答することを特徴とする、請求項7に記載のモジュール。
- 前記第1の論理ゲートの第2の入力はさらなる論理ゲートを介して前記第2のレジスタに結合され、前記さらなる論理ゲートは前記第1のレジスタにさらに結合されていることを特徴とする、請求項7または8に記載のモジュール。
- 前記専用制御回路は、前記第2のレジスタ内のビットパターンに対応する複数の論理ゲートをさらに有し、前記複数の論理ゲートは、それらの入力が前記第2のさらなるレジスタに結合され、前記さらなるマルチプレクサの制御入力に結合される少なくとも一つの出力を有することを特徴とする、請求項7または8に記載のモジュール。
- 評価モードにおいて各入力ピンおよび出力ピンを介して実質的に直列に相互接続される複数のモジュールを備える電子装置であって、前記複数の相互接続されたモジュールのうちのモジュールは、機能ブロックと、前記モジュールの評価モードにおいて前記機能ブロックを制御するテストコントローラとを備え、前記テストコントローラは、
前記各入力ピンのうちの入力ピンおよび前記各出力ピンのうちの出力ピンを含む複数のピンと、
前記入力ピンと前記出力ピンとの間に結合され、前記入力ピンを介してビットパターンを受け、前記出力ピンを介して前記ビットパターンを出力する第1のレジスタと、
前記第1のレジスタに結合され、更新信号に対応する前記ビットパターンを取り込む第2のレジスタと、を含み、
前記テストコントローラは、前記ビットパターンに対応する前記更新信号を遮断する専用制御回路をさらに含むことを特徴とする、電子装置。 - ビットパターン群を備え、請求項11に記載の電子装置に前記ビットパターン群を供給することにより前記電子装置を評価する評価ツールであって、前記ビットパターン群は、前記制御回路をトリガして前記ビットパターンに対応する前記更新信号を遮断するビットパターンを含むことを特徴とする、評価ツール。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP02078366 | 2002-08-14 | ||
PCT/IB2003/003261 WO2004017083A1 (en) | 2002-08-14 | 2003-07-17 | Module, electronic device and evaluation tool |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005535973A true JP2005535973A (ja) | 2005-11-24 |
Family
ID=31725457
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004528729A Pending JP2005535973A (ja) | 2002-08-14 | 2003-07-17 | モジュール、電子装置および評価ツール |
Country Status (8)
Country | Link |
---|---|
US (1) | US7571068B2 (ja) |
EP (1) | EP1530727A1 (ja) |
JP (1) | JP2005535973A (ja) |
KR (1) | KR20050084803A (ja) |
CN (1) | CN100347560C (ja) |
AU (1) | AU2003247097A1 (ja) |
TW (1) | TWI289672B (ja) |
WO (1) | WO2004017083A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7552360B2 (en) | 2005-03-21 | 2009-06-23 | Texas Instruments Incorporated | Debug and test system with format select register circuitry |
US8404303B2 (en) * | 2006-09-21 | 2013-03-26 | Solutia Singapore Pte. Ltd. | Separated gray metal and titanium nitride solar control members |
DE102006051514B4 (de) * | 2006-10-31 | 2010-01-21 | Qimonda Ag | Speichermodul und Verfahren zum Betreiben eines Speichermoduls |
US8185782B2 (en) * | 2008-04-14 | 2012-05-22 | Industrial Technology Research Institute | Test device and method for hierarchical test architecture |
US8441284B1 (en) * | 2011-06-07 | 2013-05-14 | Lattice Semiconductor Corporation | Flexible updating of multi-bit registers |
US10210130B2 (en) * | 2016-11-01 | 2019-02-19 | Psemi Corporation | Serial-bus interface for multi-die module |
US10210118B2 (en) * | 2016-11-01 | 2019-02-19 | Psemi Corporation | Serial-bus interface for multi-die module |
CN112098818B (zh) * | 2020-11-02 | 2021-02-02 | 创意电子(南京)有限公司 | 一种基于标准边界扫描电路的sip器件测试系统 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2430798C3 (de) * | 1974-06-24 | 1979-03-29 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Anordnung zur Erfassung von Erdschlüssen im Läuferkreis einer schleifringlos über umlaufende Gleichrichter erregten Synchronmaschine |
US4928278A (en) * | 1987-08-10 | 1990-05-22 | Nippon Telegraph And Telephone Corporation | IC test system |
JP2973641B2 (ja) * | 1991-10-02 | 1999-11-08 | 日本電気株式会社 | Tapコントローラ |
US5862152A (en) * | 1995-11-13 | 1999-01-19 | Motorola, Inc. | Hierarchically managed boundary-scan testable module and method |
GB9622686D0 (en) * | 1996-10-31 | 1997-01-08 | Sgs Thomson Microelectronics | A test port controller and a method of effecting communication using the same |
US5991898A (en) * | 1997-03-10 | 1999-11-23 | Mentor Graphics Corporation | Arithmetic built-in self test of multiple scan-based integrated circuits |
US6055649A (en) * | 1997-11-19 | 2000-04-25 | Texas Instruments Incorporated | Processor test port with scan chains and data streaming |
US6405335B1 (en) * | 1998-02-25 | 2002-06-11 | Texas Instruments Incorporated | Position independent testing of circuits |
US5968196A (en) * | 1998-04-21 | 1999-10-19 | Atmel Corporation | Configuration control in a programmable logic device using non-volatile elements |
US6178534B1 (en) * | 1998-05-11 | 2001-01-23 | International Business Machines Corporation | System and method for using LBIST to find critical paths in functional logic |
US6499124B1 (en) * | 1999-05-06 | 2002-12-24 | Xilinx, Inc. | Intest security circuit for boundary-scan architecture |
US6553527B1 (en) * | 1999-11-08 | 2003-04-22 | International Business Machines Corporation | Programmable array built-in self test method and controller with programmable expect generator |
CA2321346A1 (en) * | 2000-09-28 | 2002-03-28 | Stephen K. Sunter | Method, system and program product for testing and/or diagnosing circuits using embedded test controller access data |
AUPR217700A0 (en) * | 2000-12-19 | 2001-01-25 | Food Science Australia | Methods for purification of lactose |
CA2329597A1 (en) | 2000-12-22 | 2002-06-22 | Logicvision, Inc. | Method for scan controlled sequential sampling of analog signals and circuit for use therewith |
US6851079B1 (en) * | 2001-03-28 | 2005-02-01 | Lsi Logic Corporation | Jtag test access port controller used to control input/output pad functionality |
JP4249019B2 (ja) * | 2001-09-20 | 2009-04-02 | エヌエックスピー ビー ヴィ | 電子デバイス |
US6941494B1 (en) * | 2001-12-21 | 2005-09-06 | Lsi Logic Corporation | Built-in test for multiple memory circuits |
US7107503B2 (en) * | 2002-02-19 | 2006-09-12 | Agilent Technologies, Inc. | Boundary scan with ground bounce recovery |
-
2003
- 2003-07-17 KR KR1020057002217A patent/KR20050084803A/ko not_active Application Discontinuation
- 2003-07-17 AU AU2003247097A patent/AU2003247097A1/en not_active Abandoned
- 2003-07-17 CN CNB038194929A patent/CN100347560C/zh not_active Expired - Fee Related
- 2003-07-17 US US10/524,458 patent/US7571068B2/en not_active Expired - Fee Related
- 2003-07-17 JP JP2004528729A patent/JP2005535973A/ja active Pending
- 2003-07-17 EP EP03787931A patent/EP1530727A1/en not_active Withdrawn
- 2003-07-17 WO PCT/IB2003/003261 patent/WO2004017083A1/en active Application Filing
- 2003-08-11 TW TW092121985A patent/TWI289672B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CN100347560C (zh) | 2007-11-07 |
KR20050084803A (ko) | 2005-08-29 |
CN1675560A (zh) | 2005-09-28 |
US7571068B2 (en) | 2009-08-04 |
TWI289672B (en) | 2007-11-11 |
EP1530727A1 (en) | 2005-05-18 |
US20050268193A1 (en) | 2005-12-01 |
AU2003247097A1 (en) | 2004-03-03 |
TW200415360A (en) | 2004-08-16 |
WO2004017083A1 (en) | 2004-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2627464B2 (ja) | 集積回路装置 | |
US6191603B1 (en) | Modular embedded test system for use in integrated circuits | |
US6499124B1 (en) | Intest security circuit for boundary-scan architecture | |
US6937493B2 (en) | Programming flash memory via a boundary scan register | |
US6711708B1 (en) | Boundary-scan test method and device | |
US7380181B2 (en) | Test circuit and method for hierarchical core | |
US7426670B2 (en) | Connecting multiple test access port controllers on a single test access port | |
KR19980028174A (ko) | 선형 궤환 쉬프트레지스터, 다중 입력기호 레지스터 및 이들을 이용한 내장 자기 진단회로 | |
US6651201B1 (en) | Programmable memory built-in self-test combining microcode and finite state machine self-test | |
JP2010152939A (ja) | 半導体装置とテスト方法 | |
US7447962B2 (en) | JTAG interface using existing I/O bus | |
JP2005535973A (ja) | モジュール、電子装置および評価ツール | |
JP4401039B2 (ja) | 半導体集積回路 | |
JP3987585B2 (ja) | コアのテスト制御 | |
JP2006058273A (ja) | 半導体集積回路 | |
JP4176944B2 (ja) | 半導体集積回路及び記録媒体 | |
EP1083435A2 (en) | Integrated circuit test apparatus | |
JP2007218798A (ja) | 半導体集積回路装置 | |
JP4319142B2 (ja) | 識別コード組込み型集積回路 | |
JPH0812226B2 (ja) | 半導体装置 | |
JPS593561A (ja) | デ−タ処理システム | |
JP2003035751A (ja) | 半導体集積回路の試験装置及び試験方法 | |
JP2004198367A (ja) | 半導体装置及びその試験方法 | |
JPH08184645A (ja) | 半導体集積回路及びそのテスト方法 | |
JPH10123213A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060718 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080829 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081125 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081126 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081203 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090120 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090508 |