JP4837781B2 - 受信回路、受信方法、信号伝送システム - Google Patents
受信回路、受信方法、信号伝送システム Download PDFInfo
- Publication number
- JP4837781B2 JP4837781B2 JP2009536893A JP2009536893A JP4837781B2 JP 4837781 B2 JP4837781 B2 JP 4837781B2 JP 2009536893 A JP2009536893 A JP 2009536893A JP 2009536893 A JP2009536893 A JP 2009536893A JP 4837781 B2 JP4837781 B2 JP 4837781B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- converter
- adc
- signal
- resolution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/004—Reconfigurable analogue/digital or digital/analogue converters
- H03M1/007—Reconfigurable analogue/digital or digital/analogue converters among different resolutions
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
- H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
- H03M1/182—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the reference levels of the analogue/digital converter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
- H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
- H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Dc Digital Transmission (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
2 伝送線路
3 受信回路
31 ADコンバータ(ADC)
32 等化回路(EQ)
55 調整回路
56 リファレンス発生回路
57 ADCコア
58 エンコーダ
61 閾値保持部
62 比較器
63 制御回路
Claims (10)
- ADコンバータと、
前記ADコンバータの出力を等化する等化回路と、
前記等化回路からエラー情報が入力される判定部と、
前記ADコンバータの電圧レンジを調整する制御部と、
基準電位を発生するレファレンス回路と、
入力電圧を、前記基準電位を分割した複数の分割電位と比較し、比較結果を出力するコア回路と、
前記比較結果を符号化するエンコーダと、を備え、
前記判定部は、前記エラー情報に基づいて、電圧レンジを調整する制御信号を前記制御部に出力し、
前記制御部は、前記レファレンス回路の発生する前記基準電位を変化させることにより、前記ADコンバータの電圧レンジを調整することを特徴とする受信回路。 - 前記判定部は、前記エラー情報に含まれるエラー量が、所定の閾値より小さくなるようにフィードバック制御して前記制御信号を生成することを特徴とする請求項1に記載の受信回路。
- ADコンバータと、
前記ADコンバータの出力を等化する等化回路と、
前記等化回路からエラー情報が入力される判定部と、
前記ADコンバータの分解能を調整する制御部と、
基準電位を発生するレファレンス回路と、
入力電圧を、前記基準電位を分割した複数の分割電位と比較し、比較結果を出力するコア回路と、
前記比較結果を符号化するエンコーダと、を備え、
前記判定部は、前記エラー情報に基づいて、分解能を調整する制御信号を前記制御部に出力し、
前記制御部は、前記コア回路のコンパレータおよびアンプへのクロック供給を部分的に停止し、クロック供給を停止する時には出力をクリップすることにより、前記ADコンバータの分解能を調整することを特徴とする受信回路。 - ADコンバータと、
前記ADコンバータの出力を等化する等化回路と、
前記等化回路からエラー情報が入力される判定部と、
前記ADコンバータの分解能を調整する制御部と、
基準電位を発生するレファレンス回路と、
入力電圧を、前記基準電位を分割した複数の分割電位と比較し、比較結果を出力するコア回路と、
前記比較結果を符号化するエンコーダと、を備え、
前記判定部は、前記エラー情報に基づいて、分解能を調整する制御信号を前記制御部に出力し、
前記制御部は、前記コア回路のコンパレータおよびアンプへのデータ供給を部分的に停止し、データ供給を停止する時には入力をクリップすることにより、前記ADコンバータの分解能を調整することを特徴とする受信回路。 - ADコンバータと、
前記ADコンバータの出力を等化する等化回路と、
前記等化回路からエラー情報が入力される判定部と、
前記ADコンバータの分解能を調整する制御部と、
基準電位を発生するレファレンス回路と、
入力電圧を、前記基準電位を分割した複数の分割電位と比較し、比較結果を出力するコア回路と、
前記比較結果を符号化するエンコーダと、を備え、
前記判定部は、前記エラー情報に基づいて、分解能を調整する制御信号を前記制御部に出力し、
前記制御部は、前記エンコーダの内部演算を部分的に停止することにより、前記ADコンバータの分解能を調整することを特徴とする受信回路。 - 前記判定部は、前記エラー情報に基づいて、電圧レンジを調整する制御信号を前記制御部に出力し、
前記制御部は、前記レファレンス回路の発生する前記基準電位を変化させることにより、前記ADコンバータの電圧レンジを調整することを特徴とする請求項3、4、5のいずれか1項記載の受信回路。 - 前記判定部は、前記エラー情報に含まれるエラー量が、所定の閾値より小さくなるようにフィードバック制御して前記制御信号を生成することを特徴とする請求項3、4、5のいずれか1項記載の受信回路。
- 前記判定部は、前記等化回路の係数に対する適切な前記分解能および電圧レンジを記憶したテーブルを備え、前記等化回路の係数に応じて前記分解能および電圧レンジを前記テーブルから選択することを特徴とする請求項6に記載の受信回路。
- 信号を送信する送信回路と、
前記送信回路に接続され、前記信号を伝送する伝送線路と、
前記伝送線路に接続され、伝送された前記信号を受信する受信回路と、を備える信号伝送システムであって、
前記受信回路は、
受信した前記信号を多ビットのデジタル信号に変換するADコンバータと、
前記ADコンバータの出力する前記デジタル信号を等化し、受信した前記信号の再生状態を示す再生状態情報を生成する等化回路と、
前記等化回路からの前記再生状態情報に基づいて、前記ADコンバータの入力量子化範囲を調整する調整回路と、を備え、
前記ADコンバータは、第1基準電位発生回路と第2基準電位発生回路とを含み、
前記調整回路は、前記再生状態情報に含まれるエラー量が、所定の閾値より小さくなるようにフィードバック制御して、前記第1基準電位と前記第2基準電位との差分を調整することを特徴とする信号伝送システム。 - 信号を送信する送信回路と、
前記送信回路に接続され、前記信号を伝送する伝送線路と、
前記伝送線路に接続され、伝送された前記信号を受信する受信回路と、を備える信号伝送システムであって、
前記受信回路は、
受信した前記信号を多ビットのデジタル信号に変換するADコンバータと、
前記ADコンバータの出力する前記デジタル信号を等化し、受信した前記信号の再生状態を示す再生状態情報を生成する等化回路と、
前記等化回路からの前記再生状態情報に基づいて、前記ADコンバータの分解能を調整する調整回路と、を備え、
前記ADコンバータは、入力電圧を分割電位と比較し、比較結果を出力する複数のコンパレータを含み、
前記調整回路は、前記再生状態情報に含まれるエラー量が、所定の閾値より小さくなるようにフィードバック制御して、前記複数のコンパレータの動作状態を調整することを特徴とする信号伝送システム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2007/069849 WO2009047852A1 (ja) | 2007-10-11 | 2007-10-11 | 受信回路、受信方法、信号伝送システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009047852A1 JPWO2009047852A1 (ja) | 2011-02-17 |
JP4837781B2 true JP4837781B2 (ja) | 2011-12-14 |
Family
ID=40549007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009536893A Expired - Fee Related JP4837781B2 (ja) | 2007-10-11 | 2007-10-11 | 受信回路、受信方法、信号伝送システム |
Country Status (3)
Country | Link |
---|---|
US (1) | US8588359B2 (ja) |
JP (1) | JP4837781B2 (ja) |
WO (1) | WO2009047852A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8043622B2 (en) * | 2002-10-08 | 2011-10-25 | The United States Of America As Represented By The Secretary Of The Department Of Health And Human Services | Method of treating inflammatory lung disease with suppressors of CpG oligonucleotides |
US7688237B2 (en) * | 2006-12-21 | 2010-03-30 | Broadcom Corporation | Apparatus and method for analog-to-digital converter calibration |
US8654898B2 (en) * | 2008-05-08 | 2014-02-18 | Altera Corporation | Digital equalizer for high-speed serial communications |
US9160405B1 (en) | 2009-04-16 | 2015-10-13 | Altera Corporation | Self-tuning high speed transceiver for IC wireline channel |
US9958290B2 (en) | 2012-12-18 | 2018-05-01 | Apator Miitors Aps | Utility meter controlling the conversion range of an ADC |
JP6199478B2 (ja) * | 2014-02-21 | 2017-09-20 | 株式会社日立製作所 | 電気信号伝送装置 |
KR102429907B1 (ko) | 2015-11-06 | 2022-08-05 | 삼성전자주식회사 | 소스 드라이버의 동작 방법, 디스플레이 구동 회로 및 디스플레이 구동 회로의 동작 방법 |
JP6524969B2 (ja) * | 2016-06-08 | 2019-06-05 | 株式会社デンソー | 受信装置 |
US10230384B2 (en) | 2016-12-09 | 2019-03-12 | Rambus Inc. | Variable resolution digital equalization |
TWI754303B (zh) * | 2020-06-17 | 2022-02-01 | 群聯電子股份有限公司 | 等化器電路、記憶體儲存裝置及訊號調整方法 |
KR20230061369A (ko) * | 2020-09-03 | 2023-05-08 | 엘지전자 주식회사 | 무선신호의 디지털 변환 장치 |
DE102021001093B4 (de) * | 2021-03-01 | 2022-09-15 | Infineon Technologies Ag | Eingebundenes Testinstrument für Hochgeschwindigkeitsschnittstellen |
US11658671B2 (en) * | 2021-09-22 | 2023-05-23 | Apple Inc. | Latency reduction in analog-to-digital converter-based receiver circuits |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55115724A (en) * | 1979-02-28 | 1980-09-05 | Matsushita Electric Ind Co Ltd | Parallel type analog digital converter |
JPH01137832A (ja) * | 1987-11-25 | 1989-05-30 | Sony Corp | 全並列型a/dコンバータ |
JPH08274688A (ja) * | 1995-03-28 | 1996-10-18 | Sony Corp | デイジタル回線終端装置 |
JPH08321143A (ja) * | 1995-03-23 | 1996-12-03 | Sony Corp | ビタビ復号装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5348452A (en) | 1976-10-14 | 1978-05-01 | Matsushita Electric Ind Co Ltd | Coder |
US5001482A (en) * | 1990-06-11 | 1991-03-19 | International Business Machines Corporation | BiCMOS digital-to-analog converter for disk drive digital recording channel architecture |
JP3114837B2 (ja) | 1994-02-10 | 2000-12-04 | 株式会社富士通ゼネラル | A/d変換装置 |
US6069899A (en) * | 1997-08-28 | 2000-05-30 | Broadcam Homenetworking, Inc. | Home area network system and method |
KR19990051851A (ko) * | 1997-12-20 | 1999-07-05 | 구본준 | 디스크 재생 장치의 리드 회로 |
JP3292165B2 (ja) | 1999-02-02 | 2002-06-17 | 日本電気株式会社 | 線路等化器及びその等化方法 |
US7564866B2 (en) * | 2000-07-21 | 2009-07-21 | Broadcom Corporation | Methods and systems for digitally processing optical data signals |
JP3750555B2 (ja) * | 2001-04-17 | 2006-03-01 | ソニー株式会社 | アシンメトリ補正回路およびそれを用いた情報再生装置 |
US20040247024A1 (en) * | 2003-06-06 | 2004-12-09 | Gao Xiao M. | Techniques to perform line qualification |
US6967603B1 (en) * | 2004-07-19 | 2005-11-22 | Realtek Semiconductor Corp. | ADC background calibration timing |
TWI254516B (en) * | 2004-12-02 | 2006-05-01 | Rdc Semiconductor Co Ltd | Receiver with baseline wander compensation |
US7965215B2 (en) * | 2007-12-12 | 2011-06-21 | Broadcom Corporation | Method and system for variable resolution data conversion in a receiver |
-
2007
- 2007-10-11 WO PCT/JP2007/069849 patent/WO2009047852A1/ja active Application Filing
- 2007-10-11 JP JP2009536893A patent/JP4837781B2/ja not_active Expired - Fee Related
-
2010
- 2010-04-09 US US12/757,790 patent/US8588359B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55115724A (en) * | 1979-02-28 | 1980-09-05 | Matsushita Electric Ind Co Ltd | Parallel type analog digital converter |
JPH01137832A (ja) * | 1987-11-25 | 1989-05-30 | Sony Corp | 全並列型a/dコンバータ |
JPH08321143A (ja) * | 1995-03-23 | 1996-12-03 | Sony Corp | ビタビ復号装置 |
JPH08274688A (ja) * | 1995-03-28 | 1996-10-18 | Sony Corp | デイジタル回線終端装置 |
Also Published As
Publication number | Publication date |
---|---|
US8588359B2 (en) | 2013-11-19 |
US20100226421A1 (en) | 2010-09-09 |
WO2009047852A1 (ja) | 2009-04-16 |
JPWO2009047852A1 (ja) | 2011-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4837781B2 (ja) | 受信回路、受信方法、信号伝送システム | |
US6977970B2 (en) | Data reproducing apparatus and method for improving detection performance by adjusting decision levels used in data detector | |
US7656340B2 (en) | Systems and methods for pipelined analog to digital conversion | |
US7656339B2 (en) | Systems and methods for analog to digital conversion | |
US8121186B2 (en) | Systems and methods for speculative signal equalization | |
JP5510297B2 (ja) | 受信回路 | |
US8031091B2 (en) | Reception circuit, method of creating AD converter conversion table of reception circuit, and signal transfer system | |
JP2006222809A (ja) | 適応等化回路 | |
Lu et al. | BER-optimal analog-to-digital converters for communication links | |
KR102497232B1 (ko) | 신호 수신 회로 및 그것의 동작 방법 | |
WO2009148457A1 (en) | Systems and methods for synchronous, retimed analog to digital conversion | |
JP5137953B2 (ja) | アナログ/デジタル変換回路、光ディスク再生装置、受信装置 | |
JP2006042339A (ja) | イコライザ、受信機、及びイコライズ方法 | |
US8462905B2 (en) | Receiver circuit | |
US20030182618A1 (en) | PRML system with a branch estimator | |
JP5115360B2 (ja) | Ad変換回路および受信回路 | |
JP5521891B2 (ja) | 受信回路 | |
US8704689B2 (en) | Method of processing data samples and circuits therefor | |
US20020021772A1 (en) | Viterbi detector for extending tolerable extent of direct current bias | |
KR102583000B1 (ko) | 수신된 신호의 데이터 레벨을 판정하는 문턱 전압을 적응적으로 조절할 수 있는 pam-n 수신기 및 그 문턱 전압 조절 방법 | |
JPWO2006101160A1 (ja) | A/d変換装置 | |
Narasimha et al. | BER-based adaptive ADC-equalizer based receiver for communication links | |
JPWO2006101161A1 (ja) | A/d変換装置およびa/d変換方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110825 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110920 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110928 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |