JPS60220942A - 集積回路試験方法 - Google Patents
集積回路試験方法Info
- Publication number
- JPS60220942A JPS60220942A JP7698584A JP7698584A JPS60220942A JP S60220942 A JPS60220942 A JP S60220942A JP 7698584 A JP7698584 A JP 7698584A JP 7698584 A JP7698584 A JP 7698584A JP S60220942 A JPS60220942 A JP S60220942A
- Authority
- JP
- Japan
- Prior art keywords
- output
- integrated circuit
- internal
- terminal
- testing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は集積回路の試験方法に関する本のである。
近年の急速な集積回路の集積度の向上により。
以前に開発した集積回路を所要数使用して１個の集積回
路を設計する場合が多々ある。第１図にその場合の構成
ｆＪ’に示す。図においてｆｉ＋ ＋２１ ＋３１ ＋
４１ ＋５１は集積回路の外部端子、 １６１１７１は
内部の集積回路をブロック化した内部集積回路である。
路を設計する場合が多々ある。第１図にその場合の構成
ｆＪ’に示す。図においてｆｉ＋ ＋２１ ＋３１ ＋
４１ ＋５１は集積回路の外部端子、 １６１１７１は
内部の集積回路をブロック化した内部集積回路である。
現在、集積回路を開発する場合、計算機による集積回路
シミュレーションが一般である。設計者は集積回路の回
路情報と人カバターンを計算機に入力し、計算機シミュ
レーションの結果の出カバターンを検証することによシ
、集積回路として所定の機能を満足しているかを調べる
。＄１図のように内部集積回路を所要数個使用してさら
に１個の集積回路を設計する場合も同様にｆｌ＋ ＋２
１ ＋３１の入力端子にパターンを入力し、 ＋４１１
５１の出力端子から計算機シミュレーションの結果出力
されるパターンを検証して（８）の機能全確認する。
シミュレーションが一般である。設計者は集積回路の回
路情報と人カバターンを計算機に入力し、計算機シミュ
レーションの結果の出カバターンを検証することによシ
、集積回路として所定の機能を満足しているかを調べる
。＄１図のように内部集積回路を所要数個使用してさら
に１個の集積回路を設計する場合も同様にｆｌ＋ ＋２
１ ＋３１の入力端子にパターンを入力し、 ＋４１１
５１の出力端子から計算機シミュレーションの結果出力
されるパターンを検証して（８）の機能全確認する。
そのため以前に作成した内部集積回路の入カバターン及
び出カバターンを利用することができず。
び出カバターンを利用することができず。
再度全ての入カバターンを作りなおし、計算機シミュレ
ーションの結果の出カバターンを検証しなおさｋければ
ならない。又、以前の人カバターン。
ーションの結果の出カバターンを検証しなおさｋければ
ならない。又、以前の人カバターン。
出カバターンを利用するために９例えば内部集積回路間
の相互接続信号線を外部に出力させる場合。
の相互接続信号線を外部に出力させる場合。
集積回路の端子数の制限によシ、集積度をおとして内部
集積回路を内蔵しなけｈばならないという欠点があった
。
集積回路を内蔵しなけｈばならないという欠点があった
。
この発明はかかる欠点を改善する目的でなされたもので
、内部集積回路の入力側及び出力側にセレクタ及びラッ
チからなるシフトレジスタラッチの試験用回路全用意し
、これらを試験時には所要数のシフトバス構成にでき内
部集積回路の試験の際に作成した入カバターン及びその
出カバターンを使用し集積回路のシミュレーションの容
易化。
、内部集積回路の入力側及び出力側にセレクタ及びラッ
チからなるシフトレジスタラッチの試験用回路全用意し
、これらを試験時には所要数のシフトバス構成にでき内
部集積回路の試験の際に作成した入カバターン及びその
出カバターンを使用し集積回路のシミュレーションの容
易化。
簡略化を図る試験方法を提案するものである。
〔発明の実施例〕
第２図は本発明の一実施例である。［１１ｆ２＋ ＋３
１ ＋４１１５＋＋６１ ＋７１ （８＋は従来回路と
全く同一のものである。（９）は（１４１によって制御
されるクロックスタート・ホールト制御部である。叫（
１１１（１２１Ｃ３１は圓の切換えによシデータをスル
ーするかデータをラッチするかのシフト可能なシフトレ
ジスタラッチである。Ｃ４１はテスト動作か通常動作か
を切換える端子である。囮は（９１ヲ介して（ＩＩＪ
（１１１（Ｊ２ （１３１に供給されるクロックである
。
１ ＋４１１５＋＋６１ ＋７１ （８＋は従来回路と
全く同一のものである。（９）は（１４１によって制御
されるクロックスタート・ホールト制御部である。叫（
１１１（１２１Ｃ３１は圓の切換えによシデータをスル
ーするかデータをラッチするかのシフト可能なシフトレ
ジスタラッチである。Ｃ４１はテスト動作か通常動作か
を切換える端子である。囮は（９１ヲ介して（ＩＩＪ
（１１１（Ｊ２ （１３１に供給されるクロックである
。
（１６１はテストデータ入力端子である。ａηはテスト
データ出力端子である。■は（１４１の信号線である。
データ出力端子である。■は（１４１の信号線である。
叫は＋９１を介した（３１のクロックである。（ａｌｌ
は（９）を介した１５）のクロック又は（３１のクロッ
クである。
は（９）を介した１５）のクロック又は（３１のクロッ
クである。
第３図は第２図の（ｌｕｌｌ ｆｉｌｌＩｌ’ｌ Ｃ３
１の論理回路の実施例である。（１ｇ）（４）は第２図
と全く同一のものである。
１の論理回路の実施例である。（１ｇ）（４）は第２図
と全く同一のものである。
（２１１は第２図（１６１又は本回路と同等の前段の弼
と接続される。１２２１■１（２４１は通常動作時用の
信号線である。
と接続される。１２２１■１（２４１は通常動作時用の
信号線である。
四■匈は第２図（６１又は（７１につながる信号線であ
る。
る。
（２）は本回路と同等の後段のＣ２１１，又は第２図０
７１に接続される。（２ｉ１１１３０１ Ｃ３１１は０
ａの制御により切換える論理スイッチである。（３２１
（至）（３４１（ハ）（支））（３ηは（４）がイネー
ブルの時、データスルー、ディスイネーブルの時ラッチ
状態の回路でおる。
７１に接続される。（２ｉ１１１３０１ Ｃ３１１は０
ａの制御により切換える論理スイッチである。（３２１
（至）（３４１（ハ）（支））（３ηは（４）がイネー
ブルの時、データスルー、ディスイネーブルの時ラッチ
状態の回路でおる。
第２図のように構成された集積回路は内部集積回路の入
カバターン及び計算機シミュレーションの結果の出カバ
ターンをそのまま流用して、内部集積回路をテストする
ことができる。つまりＣ１操作してテスト動作にするこ
とによシ通常動作用クロック０饋ヲ止め、テスト対象と
なる内部集積回路の入カバターン＊ａｅからシソアルに
入力しｔｔｔｎ ｕにセットする。次に（１４１切換え
てテスト動作用クロックを止める。その後、システムク
ロック？所要数入力し内部集積回路を動作させその結果
ｋ（１３１α４にラッチさせる。さらに再度ａａｎｒ切
換えてテスト動作としく１３ Ｃ４４にラッチされたデ
ータをシフトし。
カバターン及び計算機シミュレーションの結果の出カバ
ターンをそのまま流用して、内部集積回路をテストする
ことができる。つまりＣ１操作してテスト動作にするこ
とによシ通常動作用クロック０饋ヲ止め、テスト対象と
なる内部集積回路の入カバターン＊ａｅからシソアルに
入力しｔｔｔｎ ｕにセットする。次に（１４１切換え
てテスト動作用クロックを止める。その後、システムク
ロック？所要数入力し内部集積回路を動作させその結果
ｋ（１３１α４にラッチさせる。さらに再度ａａｎｒ切
換えてテスト動作としく１３ Ｃ４４にラッチされたデ
ータをシフトし。
αりからシソアルに出力される。この出力結果を内部集
積回路の該当する出カバターンと比較することにより集
積回路のテストを行うことができる。
積回路の該当する出カバターンと比較することにより集
積回路のテストを行うことができる。
この発明は以上説明したように内部集積回路の入力側及
び出力側にデータスルーかつシフト可能、７なシフトレ
ジスタラッチを設けたので、内部集積回路へ任意のデー
タを入力し、その出力をラッチすることができ、集積回
路のテストが容易にかつ簡略にｋつたという効果がある
。
び出力側にデータスルーかつシフト可能、７なシフトレ
ジスタラッチを設けたので、内部集積回路へ任意のデー
タを入力し、その出力をラッチすることができ、集積回
路のテストが容易にかつ簡略にｋつたという効果がある
。
第１図は内部集積回路を所要数使用してさらに１個の集
積回路全構成した場合の図、第２図はこの発明の一実施
例を示す構成図、第３図はデータスルーかつシフト可能
なシフトレジスタラッチの実施例を示す図である。 図において（３１は通常動作用クロック端子、 ＋６１
＋７１は内部集積回路、（８１は集積回路、 Ｑ［ｌα
１）Ｃ２（１３１はデータスルーかつシフト可能なレジ
スタ、αａはモード切換え用端子、 （１５１はテスト
動作用クロック、Ｃ６）はテストデータ入力用端子、ａ
ηはテストデータ出力用端子、 （１９１は通常動作用
クロック信号線、 （２０１はテスト動作用クロック信
号線、（９１はクロックスタート・ホールト制御回路で
ある。 なお、１図中同一符号は同一または相自部分を示すもの
とする。 代理人大岩増雄 第１図。 第２図
積回路全構成した場合の図、第２図はこの発明の一実施
例を示す構成図、第３図はデータスルーかつシフト可能
なシフトレジスタラッチの実施例を示す図である。 図において（３１は通常動作用クロック端子、 ＋６１
＋７１は内部集積回路、（８１は集積回路、 Ｑ［ｌα
１）Ｃ２（１３１はデータスルーかつシフト可能なレジ
スタ、αａはモード切換え用端子、 （１５１はテスト
動作用クロック、Ｃ６）はテストデータ入力用端子、ａ
ηはテストデータ出力用端子、 （１９１は通常動作用
クロック信号線、 （２０１はテスト動作用クロック信
号線、（９１はクロックスタート・ホールト制御回路で
ある。 なお、１図中同一符号は同一または相自部分を示すもの
とする。 代理人大岩増雄 第１図。 第２図
Claims (1)
- 【特許請求の範囲】 おる構成単位の集積回路を所要数使用して１個の集積回
路にした集積回路試験方式において、その構成単位の入
力及び出力に異なるクロックで駆動する２個のラッチと
、そのう妄チの出力と他の内部の集積回路からの出力を
切換えるセレクタからなるシフトレジスタラッチを介し
、当該集積回路に任意にテストデータを与え、その結果
會う。 チして出力するようにしたことを特徴とする集積回路試
験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7698584A JPS60220942A (ja) | 1984-04-17 | 1984-04-17 | 集積回路試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7698584A JPS60220942A (ja) | 1984-04-17 | 1984-04-17 | 集積回路試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60220942A true JPS60220942A (ja) | 1985-11-05 |
Family
ID=13621069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7698584A Pending JPS60220942A (ja) | 1984-04-17 | 1984-04-17 | 集積回路試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60220942A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63301553A (ja) * | 1987-05-30 | 1988-12-08 | Toshiba Corp | 半導体集積回路装置 |
| JPH01196159A (ja) * | 1988-02-01 | 1989-08-07 | Sharp Corp | 複合集積回路の検査装置 |
-
1984
- 1984-04-17 JP JP7698584A patent/JPS60220942A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63301553A (ja) * | 1987-05-30 | 1988-12-08 | Toshiba Corp | 半導体集積回路装置 |
| JPH01196159A (ja) * | 1988-02-01 | 1989-08-07 | Sharp Corp | 複合集積回路の検査装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03218483A (ja) | スキャンテスト回路およびそれを用いた半導体集積回路装置 | |
| JPS6329276A (ja) | 論理ｌｓｉ | |
| JPH01208012A (ja) | フリップフロップ回路 | |
| JPS6326585A (ja) | Ｖｌｓｉ集積回路の検査回路と検査方法 | |
| JPH01195379A (ja) | 論理回路 | |
| JPS60220942A (ja) | 集積回路試験方法 | |
| JPS60239836A (ja) | 論理回路の故障診断方式 | |
| JP3606520B2 (ja) | システムｌｓｉのテストパターン作成方法，システムｌｓｉのテストパターン作成装置，及びシステムｌｓｉのテスト方法 | |
| JPS60220941A (ja) | 集積回路試験方法 | |
| JPS62150181A (ja) | 大規模集積回路の試験方式 | |
| JPS6378075A (ja) | 論理装置 | |
| JPH02234087A (ja) | デジタル論理ブロックのテスト回路 | |
| JPS61129587A (ja) | 実回路を併用する論理シミユレ−シヨン方式 | |
| JPS6077518A (ja) | 集積回路 | |
| JPS5868156A (ja) | 集積回路 | |
| JPH06160491A (ja) | 順序回路 | |
| JPH03129437A (ja) | Ｌｓｉテスト装置 | |
| JPH0497543A (ja) | 周辺マクロセル | |
| JP2003076576A (ja) | 半導体装置 | |
| JPH07120535A (ja) | 論理回路の診断方法およびｌｓｉ回路 | |
| JPS63195582A (ja) | Ｌｓｉ内部回路のテスト回路 | |
| JPH04290973A (ja) | 半導体集積回路 | |
| JP2005017302A (ja) | システムｌｓｉのテストパターン作成方法，テストパターン作成装置，テスト方法及びテスト回路 | |
| JPS6298658A (ja) | 集積回路 | |
| JPS62165800A (ja) | 論理装置 |