JPH0497543A - 周辺マクロセル - Google Patents
周辺マクロセルInfo
- Publication number
- JPH0497543A JPH0497543A JP21554890A JP21554890A JPH0497543A JP H0497543 A JPH0497543 A JP H0497543A JP 21554890 A JP21554890 A JP 21554890A JP 21554890 A JP21554890 A JP 21554890A JP H0497543 A JPH0497543 A JP H0497543A
- Authority
- JP
- Japan
- Prior art keywords
- peripheral
- simulation
- cpu
- macrocell
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 50
- 230000006870 function Effects 0.000 claims description 12
- 238000004088 simulation Methods 0.000 abstract description 21
- 238000012360 testing method Methods 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はビルディングブロック型スタンダードセル方式
により設計されるＬＳＩに対しライブラリ化されるマイ
クロコンピュータ・システムの周辺マクロセルに関する
。
により設計されるＬＳＩに対しライブラリ化されるマイ
クロコンピュータ・システムの周辺マクロセルに関する
。
ビルディングブロック型スタンダードセル方式の発達に
より、マイクロコンピュータ・システムにおいて従来複
数の周辺ＬＳＩ及びＴＴＬ等により実現してきた回路（
さらに場合によってはＣＰＵをも含めた回路）を１個の
ＬＳＩとして実現する場合が増加してきている。この場
合、各周辺ＬＳＩについては同等の論理機能を有するセ
ル（以下周辺マクロセルという）をライブラリ化してお
き、またＴＴＬ等の基本論理機能についても同等の論理
機能を有するセル（以下基本セルという）をライブラリ
化しておく、そして必要に応じて、これらの周辺マクロ
セル及び基本セルを組合せて所望のＬＳ、Ｉを実現して
いくことになる。
より、マイクロコンピュータ・システムにおいて従来複
数の周辺ＬＳＩ及びＴＴＬ等により実現してきた回路（
さらに場合によってはＣＰＵをも含めた回路）を１個の
ＬＳＩとして実現する場合が増加してきている。この場
合、各周辺ＬＳＩについては同等の論理機能を有するセ
ル（以下周辺マクロセルという）をライブラリ化してお
き、またＴＴＬ等の基本論理機能についても同等の論理
機能を有するセル（以下基本セルという）をライブラリ
化しておく、そして必要に応じて、これらの周辺マクロ
セル及び基本セルを組合せて所望のＬＳ、Ｉを実現して
いくことになる。
このようなマイクロコンピュータ・システムにおけるＬ
ＳＩ化の一例を第３図に示す０図において、２１はＣＰ
Ｕ、２４は周辺装置、２２はＣＰＵ２１に代り周辺装置
２４を制御する周辺マクロセル、２３は周辺マクロセル
２２と周辺袋Ｗ、２４とのインターフェース回路である
０周辺マクロセル２２とインターフェース回路２３は１
個のＬＳ■として実現するものとし、２５〜２７はこの
ＬＳＩの外部端子である。また、インターフェース回路
２３は基本セルの組合せで実現するものとする。なお、
実際のマイクロコンピュータ・システムにおいてはＣＰ
Ｕは他にメモリ等とも接続されるが、省略している。
ＳＩ化の一例を第３図に示す０図において、２１はＣＰ
Ｕ、２４は周辺装置、２２はＣＰＵ２１に代り周辺装置
２４を制御する周辺マクロセル、２３は周辺マクロセル
２２と周辺袋Ｗ、２４とのインターフェース回路である
０周辺マクロセル２２とインターフェース回路２３は１
個のＬＳ■として実現するものとし、２５〜２７はこの
ＬＳＩの外部端子である。また、インターフェース回路
２３は基本セルの組合せで実現するものとする。なお、
実際のマイクロコンピュータ・システムにおいてはＣＰ
Ｕは他にメモリ等とも接続されるが、省略している。
このようなＬＳＩの設計にあたっては、シミュレーショ
ンにより設計の正当性を検証することになる０例えば、
第３図の例ではＣＰＵ２１が周辺マクロセル２２に対し
てコマンドを与え、これに対して周辺マクロセル２２が
インターフェース回路２３を介して周辺袋Ｎ２４を制御
するという一連の動作が考えられる。
ンにより設計の正当性を検証することになる０例えば、
第３図の例ではＣＰＵ２１が周辺マクロセル２２に対し
てコマンドを与え、これに対して周辺マクロセル２２が
インターフェース回路２３を介して周辺袋Ｎ２４を制御
するという一連の動作が考えられる。
これに対してシミュレーションでは、まずＣＰＵ側の外
部端子２５に対して、ＣＰＵ２１からの入力コマンドに
相当する入力バタンを与える。次に、計算機上で周辺マ
クロセル２２及びインターフェース回＃３２３の動作を
行わせる。そして周辺装置側の出力端子２６の動作が所
定のものであることを確認しながら、周辺マクロセル２
２とインターフェース回Ｉ＠２３が正しく接続されてい
ることを検証していく。なお、この段階で得られたシミ
ュレーションパタンは、その後実際に製造されたＬＳＩ
に対するテストバタンとしても使用することになる。
部端子２５に対して、ＣＰＵ２１からの入力コマンドに
相当する入力バタンを与える。次に、計算機上で周辺マ
クロセル２２及びインターフェース回＃３２３の動作を
行わせる。そして周辺装置側の出力端子２６の動作が所
定のものであることを確認しながら、周辺マクロセル２
２とインターフェース回Ｉ＠２３が正しく接続されてい
ることを検証していく。なお、この段階で得られたシミ
ュレーションパタンは、その後実際に製造されたＬＳＩ
に対するテストバタンとしても使用することになる。
ところで、周辺マクロセルによっては本来周辺装置側へ
の出力信号の変化がＣＰＵからのコマンドの書込みに対
して非常に遅い場合がある。例えば、フロッピーディス
ク装置においては、数Ｍ８２程度のＣＰＵからのコマン
ドの書込みに対しフロッピーディスク装置へのシーク動
作は数百Ｈｚ程度のレートで行なわれる。しかし、上述
した場合においても従来のシミュレーショでは、ＣＰじ
の１サイクルを１バタンとしてシミュレーションタンを
作成してその動作を計算機上で行わせることになり、そ
の結果周辺装置側の出力信号の変化を得るまでのシミュ
レーションバタンは膨大なものになる。このシミュレー
ションパタンはそのままテストバタンとして用いられる
ので、シミュレーションバタン数の増大は、そのままシ
ミュレーション時間及びテスト時間の大幅な増大を招く
ことになる。
の出力信号の変化がＣＰＵからのコマンドの書込みに対
して非常に遅い場合がある。例えば、フロッピーディス
ク装置においては、数Ｍ８２程度のＣＰＵからのコマン
ドの書込みに対しフロッピーディスク装置へのシーク動
作は数百Ｈｚ程度のレートで行なわれる。しかし、上述
した場合においても従来のシミュレーショでは、ＣＰじ
の１サイクルを１バタンとしてシミュレーションタンを
作成してその動作を計算機上で行わせることになり、そ
の結果周辺装置側の出力信号の変化を得るまでのシミュ
レーションバタンは膨大なものになる。このシミュレー
ションパタンはそのままテストバタンとして用いられる
ので、シミュレーションバタン数の増大は、そのままシ
ミュレーション時間及びテスト時間の大幅な増大を招く
ことになる。
上述した従来の周辺マクロセルは、マイクロコンピュー
タ・システムにおいて本来必要とされる機能のみをもっ
ているなめ、周辺マクロセルを含む１つのＬＳＩを開発
するに当り、本来周辺装置側への出力信号の変化がＣＰ
Ｕからのコマンドの書込みに対して非常に遅い場合はシ
ミュレーションバタン数も膨大なものとなり、その結果
シミュレーション時間及びテスト時間の大幅な増大を招
くという欠点がある。
タ・システムにおいて本来必要とされる機能のみをもっ
ているなめ、周辺マクロセルを含む１つのＬＳＩを開発
するに当り、本来周辺装置側への出力信号の変化がＣＰ
Ｕからのコマンドの書込みに対して非常に遅い場合はシ
ミュレーションバタン数も膨大なものとなり、その結果
シミュレーション時間及びテスト時間の大幅な増大を招
くという欠点がある。
本発明の目的は、このような欠点を除き、マイクロコン
ピュータ・システムで本来必要とされる機能に加えてＣ
ＰＵからのコマンドの書込みに対し直ちに周辺装置側へ
の出力信号を変化させる機能をもたせることにより、Ｌ
ＳＩの開発の際に周辺装置側への出力信号の変化がＣＰ
Ｕからのコマンドの書込みに対して非常に遅い場合もシ
ミュレーション時間及びテスト時間を大幅に減少できる
ようにした周辺マクロセルを提供することにある。
ピュータ・システムで本来必要とされる機能に加えてＣ
ＰＵからのコマンドの書込みに対し直ちに周辺装置側へ
の出力信号を変化させる機能をもたせることにより、Ｌ
ＳＩの開発の際に周辺装置側への出力信号の変化がＣＰ
Ｕからのコマンドの書込みに対して非常に遅い場合もシ
ミュレーション時間及びテスト時間を大幅に減少できる
ようにした周辺マクロセルを提供することにある。
本発明の周辺マクロセルの構成は、マイクロコンピュー
タ・システムを構成する上で本来必要とされる機能を実
現する機能回路と、外部入力端子から直接内容を設定で
きるレジスタと、前記機能回路からの出力と前記レジス
タの内容とを選択して外部出力端子へ出力するセレクタ
とを備えることを特徴とする。
タ・システムを構成する上で本来必要とされる機能を実
現する機能回路と、外部入力端子から直接内容を設定で
きるレジスタと、前記機能回路からの出力と前記レジス
タの内容とを選択して外部出力端子へ出力するセレクタ
とを備えることを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の構成を示すブロック図であ
る。図において、１はマイクロコンピュータ・システム
において本来必要とされる周辺マクロセルとしての機能
する回路、２はｎビットのレジスタ、３はｎビットのセ
レクタ、１１．１２はＣＰ ｔＪ側のｍ個及び１個の本
周辺マクロセルの外部端子、１３．１４は周辺装置側の
に個及びｎ個の本周辺マクロセルの外部端子、１６はセ
レクタ３を制御するための本周辺マクロセルの外部端子
である。このうち回路１への書込みは外部端子１１を介
するｍビットのデータバス及び外部端子１２を介する１
ビツトの書込み制御回路により行われる。レジスタ２へ
の書込みも同様に外部端子１１を介するｍビットのデー
タバスの下位ｎビット及び外部端子１２を介する１ビツ
トの書込み制御信号により行われ、その結果レジスタ２
の内容は、ＣＰＵからのコマンド書込みにより直接設定
されることになる。セレクタ３は外部端子１６からの入
力が０のとき回路１からのｎビットの出力を、また外部
端子１６からの入力が１のときレジスタ２からのｎビッ
トの出力をそれぞれ選択して外部端子１４に出力する。
る。図において、１はマイクロコンピュータ・システム
において本来必要とされる周辺マクロセルとしての機能
する回路、２はｎビットのレジスタ、３はｎビットのセ
レクタ、１１．１２はＣＰ ｔＪ側のｍ個及び１個の本
周辺マクロセルの外部端子、１３．１４は周辺装置側の
に個及びｎ個の本周辺マクロセルの外部端子、１６はセ
レクタ３を制御するための本周辺マクロセルの外部端子
である。このうち回路１への書込みは外部端子１１を介
するｍビットのデータバス及び外部端子１２を介する１
ビツトの書込み制御回路により行われる。レジスタ２へ
の書込みも同様に外部端子１１を介するｍビットのデー
タバスの下位ｎビット及び外部端子１２を介する１ビツ
トの書込み制御信号により行われ、その結果レジスタ２
の内容は、ＣＰＵからのコマンド書込みにより直接設定
されることになる。セレクタ３は外部端子１６からの入
力が０のとき回路１からのｎビットの出力を、また外部
端子１６からの入力が１のときレジスタ２からのｎビッ
トの出力をそれぞれ選択して外部端子１４に出力する。
ただし、ｋ、ｌ、ｍ。
ｎは１以上の整数とし、ｎはより小さいとする。
次に本実施例の動作について第３図のマイクロコンピュ
ータ・システムの構成図をもとに説明する。
ータ・システムの構成図をもとに説明する。
まず、マイクロコンピュータ・システムにおいて通常の
使用時は外部端子１６からの入力はＯに固定し、その結
果この周辺マクロセルが所望の動作を行う。
使用時は外部端子１６からの入力はＯに固定し、その結
果この周辺マクロセルが所望の動作を行う。
一方、シミュレーションにおいてインターフェース回路
２３との接続をチエツクする場合は、外部端子１６から
の入力は１に固定され、その結果、ＣＰＵからのコマン
ド書込みによりレジスタ２及びセレクタ３を介して直ち
に出力端子１４の値を設定できる。その結果、本来周辺
装置側への出力信号の変化がＣＰＵからのコマンド書込
みに対して非常に遅い場合も非常に短いシミュレーショ
ンバタン数でインターフェース回路２３との接続をチエ
ツクできることになり、シミュレーション時間、さらに
はテスト時間の大幅な短縮を図ることが可能である。
２３との接続をチエツクする場合は、外部端子１６から
の入力は１に固定され、その結果、ＣＰＵからのコマン
ド書込みによりレジスタ２及びセレクタ３を介して直ち
に出力端子１４の値を設定できる。その結果、本来周辺
装置側への出力信号の変化がＣＰＵからのコマンド書込
みに対して非常に遅い場合も非常に短いシミュレーショ
ンバタン数でインターフェース回路２３との接続をチエ
ツクできることになり、シミュレーション時間、さらに
はテスト時間の大幅な短縮を図ることが可能である。
第２図は本発明の第２の実施例の構成を示すブロック図
である０図において、１ａは周辺マクロセルとなる回路
、４．５はｍビット及びｎ−ｍビットのレジスタ、６，
７はｍビット及びｎ−ｍビットのセレクタである。ただ
し、ｋ、］、ｍ、ｎは１以上の整数で、ｎはｍより太き
く２ｍより小さいとする。１１．１２はＣＰＵ側のｍ個
及び１個の本周辺マクロセルの外部端子、１３，４４゜
１５は周辺装置側のに個、ｍ個及び１個の本周辺マクロ
セルの外部端子、１３，１４．１５は周辺装置側のに個
、ｍ個及びｎ−ｍ個の周辺マクロセルの外部端子、１６
はセレクタ６．７を制御する周辺マクロセルの外部端子
である。
である０図において、１ａは周辺マクロセルとなる回路
、４．５はｍビット及びｎ−ｍビットのレジスタ、６，
７はｍビット及びｎ−ｍビットのセレクタである。ただ
し、ｋ、］、ｍ、ｎは１以上の整数で、ｎはｍより太き
く２ｍより小さいとする。１１．１２はＣＰＵ側のｍ個
及び１個の本周辺マクロセルの外部端子、１３，４４゜
１５は周辺装置側のに個、ｍ個及び１個の本周辺マクロ
セルの外部端子、１３，１４．１５は周辺装置側のに個
、ｍ個及びｎ−ｍ個の周辺マクロセルの外部端子、１６
はセレクタ６．７を制御する周辺マクロセルの外部端子
である。
本実施例は、周辺装置側の出力信号数ｎがＣＰＵ側のデ
ータバス幅ｍより大きな場合のものである。本実施例の
動作は、第１の実施例と同等であるので省略する。
ータバス幅ｍより大きな場合のものである。本実施例の
動作は、第１の実施例と同等であるので省略する。
本発明を用いることにより、シミュレーション時間及び
テスト時間の大幅な短縮が可能なことは明らかである。
テスト時間の大幅な短縮が可能なことは明らかである。
以上説明したように本発明は、マイクロコンピュータ・
システムにおいて本来必要とされる機能に加えてＣＰＵ
からのコマンドの書込みに対し直ちに周辺装置側への出
力信号を変化させる機能をもたせることにより、周辺マ
クロセルを含む１つのＬＳＩを開発する際に、周辺装置
側への出力信号の変化がＣＰＵからのコマンドの書込み
に対して非常に遅い場合もシミュレーション時間及びテ
スト時間の大幅な減少を図ることができるという効果が
ある。
システムにおいて本来必要とされる機能に加えてＣＰＵ
からのコマンドの書込みに対し直ちに周辺装置側への出
力信号を変化させる機能をもたせることにより、周辺マ
クロセルを含む１つのＬＳＩを開発する際に、周辺装置
側への出力信号の変化がＣＰＵからのコマンドの書込み
に対して非常に遅い場合もシミュレーション時間及びテ
スト時間の大幅な減少を図ることができるという効果が
ある。
第１図、第２図は本発明の第１および第２の実施例の構
成を示すブロック図、第３図は従来例のマイクロコンピ
ュータ・システムの構成を示すブロック図である。 １．１ａ・・・周辺マクロセルとしての機能を実現する
回路、２，４．５・・・レジスタ、３，６．７・・・セ
レクタ、１１〜１６・・・周辺マクロセルの外部端子、
２１・・・ＣＰＵ、２２・・・周辺マクロセル、２３・
・・インターフェース回路、２４・・・周辺装置、２５
〜２７・・・ＬＳＩの外部端子、２９・・・バス。
成を示すブロック図、第３図は従来例のマイクロコンピ
ュータ・システムの構成を示すブロック図である。 １．１ａ・・・周辺マクロセルとしての機能を実現する
回路、２，４．５・・・レジスタ、３，６．７・・・セ
レクタ、１１〜１６・・・周辺マクロセルの外部端子、
２１・・・ＣＰＵ、２２・・・周辺マクロセル、２３・
・・インターフェース回路、２４・・・周辺装置、２５
〜２７・・・ＬＳＩの外部端子、２９・・・バス。
Claims (1)
- マイクロコンピュータ・システムを構成する上で本来
必要とされる機能を実現する機能回路と、外部入力端子
から直接内容を設定できるレジスタと、前記機能回路か
らの出力と前記レジスタの内容とを選択して外部出力端
子へ出力するセレクタとを備えることを特徴とする周辺
マクロセル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21554890A JPH0497543A (ja) | 1990-08-15 | 1990-08-15 | 周辺マクロセル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21554890A JPH0497543A (ja) | 1990-08-15 | 1990-08-15 | 周辺マクロセル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0497543A true JPH0497543A (ja) | 1992-03-30 |
Family
ID=16674257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21554890A Pending JPH0497543A (ja) | 1990-08-15 | 1990-08-15 | 周辺マクロセル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0497543A (ja) |
-
1990
- 1990-08-15 JP JP21554890A patent/JPH0497543A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5798645A (en) | Hardware emulations system with delay units | |
| CN111078614A (zh) | 一种基于fpga的功能模块 | |
| JPS58205870A (ja) | 論理回路シミユレ−シヨン装置 | |
| US6341367B1 (en) | Hardware realized state machine | |
| US6237117B1 (en) | Method for testing circuit design using exhaustive test vector sequence | |
| JPH0497543A (ja) | 周辺マクロセル | |
| JPH0731225B2 (ja) | 半導体集積回路装置 | |
| JPH05151017A (ja) | マイクロコンピユータ | |
| JPS62219300A (ja) | 半導体集積回路 | |
| JP3202737B2 (ja) | Ａｓｉｃのエミュレータ | |
| JPH03118652A (ja) | 集積回路の制御信号切換装置 | |
| US6978428B2 (en) | Mode register in an integrated circuit that stores test scripts and operating parameters | |
| JPS60220942A (ja) | 集積回路試験方法 | |
| JP2000206209A (ja) | テストシステム | |
| JPH02234087A (ja) | デジタル論理ブロックのテスト回路 | |
| JPH06160491A (ja) | 順序回路 | |
| JPH1153424A (ja) | 論理シミュレータ | |
| Lau | Software for a Fast Hardware Prototyping System | |
| JPH06130135A (ja) | スキャンパステスト方式の半導体集積回路 | |
| Amla et al. | Rapid-prototyping of a cellular processor | |
| Bannister et al. | Logic Design Techniques | |
| JPH11211795A (ja) | Ｌｓｉスキャンテスト設計回路 | |
| JPH04250369A (ja) | バウンダリ・スキャン・テスト回路 | |
| JPH0682529A (ja) | 半導体集積回路及びそのテストパターンの設計方法 | |
| JPH05143198A (ja) | 情報処理装置 |