JP2005017302A - システムlsiのテストパターン作成方法,テストパターン作成装置,テスト方法及びテスト回路 - Google Patents
システムlsiのテストパターン作成方法,テストパターン作成装置,テスト方法及びテスト回路 Download PDFInfo
- Publication number
- JP2005017302A JP2005017302A JP2004220771A JP2004220771A JP2005017302A JP 2005017302 A JP2005017302 A JP 2005017302A JP 2004220771 A JP2004220771 A JP 2004220771A JP 2004220771 A JP2004220771 A JP 2004220771A JP 2005017302 A JP2005017302 A JP 2005017302A
- Authority
- JP
- Japan
- Prior art keywords
- test
- circuit
- lsi
- access method
- tested
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】 システムLSI上に組み込まれた複数の機能回路ブロックの各機能をテストするためのテストパターンを作成する方法であって,各IPに対して,パラレルアクセス手法と,シリアルアクセス手法と,必要によりさらにパラレル/シリアル混載アクセス手法とを組み合わせて使用し,LSIピンの未使用領域を減らすことによって総テスト時間を短縮したことを特徴とするテストパターン作成方法,及びこのように作成されたテスト方法。
【選択図】 図1
Description
システムLSI上に組み込まれたテスト対象となる複数の回路ブロックの中から,パラレルアクセス手法によればテスト時間が最長となる回路ブロックを抽出するステップと;
残りの回路ブロックの中から,LSIピン数の制限内で,前記テスト時間最長の回路ブロックと同時にパラレルアクセス手法によってテストすることが可能である回路ブロックを抽出し,この回路ブロックと前記テスト時間最長の回路ブロックとでテストグループを形成するステップと;
もし残りの回路ブロックがあれば,それが無くなるまで前2ステップを順次繰り返すステップと;
2番目以降に形成された前記テストグループの回路ブロックの中から,その直前のテストグループの未使用LSIピンを使用してテストすることが可能な回路ブロックを探し,もしあればその回路ブロックを直前のテストグループにも追加してテストグループを再形成するステップと;
もし残りのテストグループがあれば,それが無くなるまで前ステップを繰り返すステップと;
を含んで構成され,各回路ブロックはパラレルアクセス手法によりテストすることを特徴とする。
システムLSI上に組み込まれたテスト対象となる複数の回路ブロックの中から,パラレルアクセス手法によればテスト時間が最長となる回路ブロックを抽出するステップと;
残りの回路ブロックの中から,LSIピン数の制限内で,前記テスト時間最長の回路ブロックと同時にパラレルアクセス手法によってテストすることが可能である回路ブロックを抽出し,この回路ブロックと前記テスト時間最長の回路ブロックとでテストグループを形成するステップと;
もし残りの回路ブロックがあれば,それが無くなるまで前2ステップを順次繰り返すステップと;
2番目以降に形成された前記テストグループの回路ブロックの中から,その直前のテストグループの未使用LSIピンを使用してテストすることが可能な回路ブロックを探し,もしあればその回路ブロックを直前のテストグループにも追加してテストグループを再形成するステップと;
もし残りのテストグループがあれば,それが無くなるまで前ステップを繰り返すステップと;
を含んで構成され,各回路ブロックはパラレルアクセス手法によりテストすることを特徴とする。
機能ブロックとしてまとめられた既存の半導体集積回路を複数有するLSIの機能ブロックをテストする方法であって,
最もテスト時間を必要とする第1の機能ブロックを選択し,
テストの際に,第1の機能ブロックのテストに必要な端子数との和が,LSIの端子数内となるような端子数を有する第2の機能ブロックを選択し,
第1及び第2の機能ブロックのテストを同時に開始し,
第1若しくは第2の機能ブロックのテストが終了した際,テストが終了していない第1若しくは第2の機能ブロックのテストに必要な端子数との和が,LSIの端子数内となるような端子数を有する第3の機能ブロックを選択しテストを行うことを特徴とする。
(第1の実施形態)
図5は,第2の実施形態のIPテスト回路作成の,図1の第1の実施形態の,ステップS170に追加される部分の流れ図である。ステップS0からステップS170までは,第1の実施形態と同様である。
図9は,第3の実施形態のIPテスト回路作成の,図5の第2の実施形態の,ステップS240に追加される部分の流れ図である。ステップS0からステップS240までは,第2の実施形態と同様である。
12,22,32,42 ・・・ IP(A) パラレルアクセス
13,23,33,43 ・・・ IP(B) パラレルアクセス
14,24,34,44 ・・・ IP(C) パラレルアクセス
15,25,35,45 ・・・ IP(D) パラレルアクセス
16,46 ・・・・・・ IP(E) パラレルアクセス
17,27,47 ・・・・・・ IP(F) パラレルアクセス
26,36 ・・・・・・ IP(E) シリアルアクセス
37 ・・・・・・ IP(F) パラレル/シリアル混載アクセス
Claims (8)
- システムLSI上に組み込まれた複数の回路ブロックの各機能をテストするためのテストパターンを作成する方法であって,
システムLSI上に組み込まれたテスト対象となる複数の回路ブロックの中から,パラレルアクセス手法によればテスト時間が最長となる回路ブロックを抽出するステップと;
残りの回路ブロックの中から,LSIピン数の制限内で,前記テスト時間最長の回路ブロックと同時にパラレルアクセス手法によってテストすることが可能である回路ブロックを抽出し,この回路ブロックと前記テスト時間最長の回路ブロックとでテストグループを形成するステップと;
もし残りの回路ブロックがあれば,それが無くなるまで前2ステップを順次繰り返すステップと;
2番目以降に形成された前記テストグループの回路ブロックの中から,その直前のテストグループの未使用LSIピンを使用してテストすることが可能な回路ブロックを探し,もしあればその回路ブロックを直前のテストグループにも追加してテストグループを再形成するステップと;
もし残りのテストグループがあれば,それが無くなるまで前ステップを繰り返すステップと;
を含んで構成され,各回路ブロックはパラレルアクセス手法によりテストすることを特徴とするシステムLSIのテストパターン作成方法。 - 請求項1に記載のシステムLSIのテストパターン作成方法によりテストパターンを作成することを特徴とするテストパターン作成装置。
- システムLSI上に組み込まれた複数の回路ブロックの各機能をテストするための方法であって,
システムLSI上に組み込まれたテスト対象となる複数の回路ブロックの中から,パラレルアクセス手法によればテスト時間が最長となる回路ブロックを抽出するステップと;
残りの回路ブロックの中から,LSIピン数の制限内で,前記テスト時間最長の回路ブロックと同時にパラレルアクセス手法によってテストすることが可能である回路ブロックを抽出し,この回路ブロックと前記テスト時間最長の回路ブロックとでテストグループを形成するステップと;
もし残りの回路ブロックがあれば,それが無くなるまで前2ステップを順次繰り返すステップと;
2番目以降に形成された前記テストグループの回路ブロックの中から,その直前のテストグループの未使用LSIピンを使用してテストすることが可能な回路ブロックを探し,もしあればその回路ブロックを直前のテストグループにも追加してテストグループを再形成するステップと;
もし残りのテストグループがあれば,それが無くなるまで前ステップを繰り返すステップと;
を含んで構成され,各回路ブロックはパラレルアクセス手法によりテストすることを特徴とするシステムLSIのテスト方法。 - 機能ブロックとしてまとめられた既存の半導体集積回路を複数有するLSIの前記機能ブロックをテストする方法であって,
最もテスト時間を必要とする第1の機能ブロックを選択し,
テストの際に,前記第1の機能ブロックのテストに必要な端子数との和が,前記LSIの端子数内となるような端子数を有する第2の機能ブロックを選択し,
前記第1及び第2の機能ブロックのテストを同時に開始し,
前記第1若しくは第2の機能ブロックのテストが終了した際,前記テストが終了していない第1若しくは第2の機能ブロックのテストに必要な端子数との和が,前記LSIの端子数内となるような端子数を有する第3の機能ブロックを選択しテストを行うことを特徴とするテスト方法。 - パラレルアクセス手法とシリアルアクセス手法とを同時に用いることを特徴とするテスト方法。
- パラレルアクセス手法と,シリアルアクセス手法と,パラレル/シリアル混載アクセス手法とを同時に用いることを特徴とするテスト方法。
- パラレルアクセス手法とシリアルアクセス手法とを同時に用いることを特徴とするテスト回路。
- パラレルアクセス手法と,シリアルアクセス手法と,パラレル/シリアル混載アクセス手法とを同時に用いることを特徴とするテスト回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004220771A JP2005017302A (ja) | 2004-07-28 | 2004-07-28 | システムlsiのテストパターン作成方法,テストパターン作成装置,テスト方法及びテスト回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004220771A JP2005017302A (ja) | 2004-07-28 | 2004-07-28 | システムlsiのテストパターン作成方法,テストパターン作成装置,テスト方法及びテスト回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001371925A Division JP3606520B2 (ja) | 2001-12-05 | 2001-12-05 | システムlsiのテストパターン作成方法,システムlsiのテストパターン作成装置,及びシステムlsiのテスト方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005017302A true JP2005017302A (ja) | 2005-01-20 |
Family
ID=34191672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004220771A Pending JP2005017302A (ja) | 2004-07-28 | 2004-07-28 | システムlsiのテストパターン作成方法,テストパターン作成装置,テスト方法及びテスト回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005017302A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013534628A (ja) * | 2010-06-21 | 2013-09-05 | ライトポイント・コーポレイション | 被試験デバイスの無線送受信機テスタによる試験を促進するために、試験コントローラにドライバソフトウェアを提供するシステム及び方法 |
-
2004
- 2004-07-28 JP JP2004220771A patent/JP2005017302A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013534628A (ja) * | 2010-06-21 | 2013-09-05 | ライトポイント・コーポレイション | 被試験デバイスの無線送受信機テスタによる試験を促進するために、試験コントローラにドライバソフトウェアを提供するシステム及び方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100505662B1 (ko) | 칩 사이즈를 감소시키는 스캔 테스트 회로를 구비한반도체 장치, 및 그 테스트 방법 | |
CA2253968C (en) | Large-scale integrated circuit and method for testing a board of same | |
KR100735585B1 (ko) | 반도체 회로 장치 및 반도체 회로에 관한 스캔 테스트 방법 | |
JP2011149775A (ja) | 半導体集積回路及びコアテスト回路 | |
JPH01195379A (ja) | 論理回路 | |
JP2010159989A (ja) | テスト回路 | |
JP2002311090A (ja) | 半導体集積回路およびテスト用ボード | |
JPH05281308A (ja) | 論理集積回路 | |
US7213184B2 (en) | Testing of modules operating with different characteristics of control signals using scan based techniques | |
JP3606520B2 (ja) | システムlsiのテストパターン作成方法,システムlsiのテストパターン作成装置,及びシステムlsiのテスト方法 | |
JP2005017302A (ja) | システムlsiのテストパターン作成方法,テストパターン作成装置,テスト方法及びテスト回路 | |
JP4388641B2 (ja) | 集積回路の試験装置 | |
JP2003508830A (ja) | バスコンテンションを防止する装置および方法 | |
JP4610919B2 (ja) | 半導体集積回路装置 | |
JPS62195169A (ja) | 大規模集積回路 | |
JPH11258304A (ja) | システムロジックのテスト回路およびテスト方法 | |
JP3853063B2 (ja) | スキャンテスト回路 | |
KR100396096B1 (ko) | 반도체 집적 회로의 테스트 회로 | |
US20240137026A1 (en) | Techniques For Storing States Of Signals In Configurable Storage Circuits | |
JPH034186A (ja) | テスト回路生成システム | |
JPH0731225B2 (ja) | 半導体集積回路装置 | |
JP6782134B2 (ja) | スキャン回路、集合スキャン回路、半導体装置、および半導体装置の検査方法 | |
JP2004286549A (ja) | スキャンテスト装置およびその設計方法 | |
JP2002189060A (ja) | 半導体集積回路装置およびその検査方法 | |
JP2004191149A (ja) | スキャンテスト回路およびテスト方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060403 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061002 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070412 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070518 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070622 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090107 |