JP3853063B2 - スキャンテスト回路 - Google Patents

スキャンテスト回路 Download PDF

Info

Publication number
JP3853063B2
JP3853063B2 JP07211298A JP7211298A JP3853063B2 JP 3853063 B2 JP3853063 B2 JP 3853063B2 JP 07211298 A JP07211298 A JP 07211298A JP 7211298 A JP7211298 A JP 7211298A JP 3853063 B2 JP3853063 B2 JP 3853063B2
Authority
JP
Japan
Prior art keywords
circuit
scan
flip
flop
shift register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP07211298A
Other languages
English (en)
Other versions
JPH11271401A (ja
Inventor
博幸 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kawasaki Microelectronics Inc
Original Assignee
Kawasaki Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Microelectronics Inc filed Critical Kawasaki Microelectronics Inc
Priority to JP07211298A priority Critical patent/JP3853063B2/ja
Publication of JPH11271401A publication Critical patent/JPH11271401A/ja
Application granted granted Critical
Publication of JP3853063B2 publication Critical patent/JP3853063B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、テスト対象となる順序回路のフリップフロップの入力及び出力を順次接続し、これらをシフトレジスタとして動作させ、それぞれのフリップフロップの論理状態を設定しながら、前記順序回路の組合せ回路部分の動作をテストしてゆくスキャンテスト回路に係り、特に、テスト回路増加による面積増加を抑えながら、順序回路のテストの故障検出率や設計不良検出率を向上することができるスキャンテスト回路に関する。
【0002】
【従来の技術】
順序回路の動作をテストするために、スキャンテスト方法がある。このスキャンテスト方法は、例えば図1の一点鎖線に示すように、スキャン選択信号が有効の場合には、テスト対象となる順序回路のフリップフロップFFの入力及び出力を順次接続して、スキャン回路を構成する。又、これらフリップフロップFFをシフトレジスタとして動作させ、それぞれのフリップフロップFFの論理状態を設定しながら、前記順序回路の組合せ回路1部分の動作をテストしてゆき、これにより該順序回路の動作をテストする。
【0003】
なお、このようにフリップフロップで構成されるシフトレジスタを、以下スキャン回路シフトレジスタと称する。
【0004】
このスキャンテスト方法において、フリップフロップFFのスキャン回路は、例えば図2のように構成する。
【0005】
図2において、スキャン選択信号SEは、“0(L状態)”の場合に無効となり、“1(H状態)”の場合に有効となる。
【0006】
スキャン選択信号SEが“0(L状態)”の場合、マルチプレクサMi(iはこの図で1〜5)は、テスト対象の組合せ回路から信号DIiを取り込む。従って、フリップフロップFFiは、それぞれ信号DIi及び信号DOiで組合せ回路1に接続され、それぞれ順序回路の一部となり、動作する。以降、この動作を取込み動作状態と称する。
【0007】
スキャン選択信号SEが“1(H状態)”の場合、マルチプレクサMi(iはこの図で1〜5)は、スキャン回路において前段となるフリップフロップFFの出力を選択する。従って、複数のフリップフロップFFiは、その入力及び出力が順次接続され、スキャン回路を構成する。又、これらフリップフロップFFをスキャン回路シフトレジスタとして動作させ、それぞれのフリップフロップFFの論理状態を設定しながら、前記順序回路の組合せ回路1部分の動作をテストしてゆき、これにより該順序回路の動作をテストする。以降、この動作をスキャン動作状態と称する。
【0008】
スキャンテスト方法では、まず、スキャン動作状態にして、テスト対象の順序回路のフリップフロップの初期状態を設定する(以降、スキャン・イン動作と称する)。この後、取込み動作状態にして、該順序回路を動作させる。続いて、再びスキャン動作状態にし、取込み状態での動作の結果を外部に読み出しながら、該動作状態を観測する(以降、スキャン・アウト動作と称する)。スキャンテスト方法では、以上のような動作を行いながら、当該順序回路の動作をテストする。
【0009】
ここで、複数のフリップフロップが、元々、テスト対象となる順序回路(ユーザ回路)においてシフトレジスタを構成している場合がある。このような場合には、スキャン回路は、例えば図3のように構成される。あるいは、同一機能の回路を図4のように構成する。図3及び図4において、フリップフロップFF2〜4が、このようにユーザ回路で元々シフトレジスタを構成している。これら図3及び図4の違いは、論理回路設計に用いるCAD(computer aided design )ツールの相違による。あるいは、図3のように設計後、冗長なマルチプレクサMiを除去して、回路の最適化を図り、図4の回路を得る場合もある。
【0010】
なお、ユーザ回路でこのようにフリップフロップで構成されるシフトレジスタを、以下ユーザ回路シフトレジスタと称する。
【0011】
【発明が解決しようとする課題】
通常スキャン回路は、取込み動作及びスキャン動作の双方でデータの観測を行うが、ユーザ回路シフトレジスタ回路の場合には、回路構成上、これらが一緒になり、スキャン動作のみになり、スキャン回路が有効活用されないという問題がある。即ち、組合せ回路の観測点及び/又は制御点として利用できるノードの減少を伴い、順序回路のテストの故障検出率や設計不良検出率を更に向上することが求められる。例えば、ATPG(automatic test pattern generation )効率を向上することが望まれる。このATPGは、テストパターンを自動的に生成するためのCADツールの1つである。又、この際、テスト回路増加による面積増加を抑えることも望まれる。
【0012】
本発明は、テスト回路増加による面積増加を抑えながら、順序回路のテストの故障検出率や設計不良検出率を向上することができるスキャンテスト回路を提供することを目的とする。
【0013】
【課題を解決するための手段】
本願の発明に係るスキャンテスト回路は、テスト対象となる順序回路の、前記順序回路中でシフトレジスタとして用いられているものを含めた、フリップフロップの入力及び出力を順次接続して、スキャン回路を構成し、これらフリップフロップをスキャン回路シフトレジスタとして動作させ、それぞれのフリップフロップの論理状態を設定しながら、前記順序回路の組合せ回路部分の動作をテストしてゆくスキャンテスト回路において、前記フリップフロップをスキャン回路シフトレジスタとして動作させるためのスキャン選択信号に加えて、前記フリップフロップの内、前記順序回路中でシフトレジスタとして用いられているものに、テストに際して観測したい前記組合せ回路中の論理状態を取り込む、補足観測動作のためのスキャンモード信号を新たに設け、前記順序回路中でシフトレジスタとして用いられているフリップフロップの入力側に、前記スキャン回路で前段となるフリップフロップの出力する論理状態、又は、観測したい前記組合せ回路中の論理状態を選択するマルチプレクサと、前記スキャン選択信号が無効で、かつ、前記スキャンモード信号が有効の場合に、観測する前記組合せ回路中の論理状態を前記マルチプレクサが選択するように指示する信号を生成する動作モード制御回路とを備えるようにしたことにより、前記課題を解決したものである。
【0014】
又、上記のスキャンテスト回路において、前記動作モード制御回路を、前記スキャン選択信号及び前記スキャンモード信号の排他論理和を演算するエクスクルーシブOR回路で構成するようにすることで、該動作モード制御回路を比較的簡単に、又少ない素子で構成することができる。
【0015】
以下、本発明の作用について、簡単に説明する。
【0016】
通常では、スキャンテスト方法においてフリップフロップは、取込み動作状態あるいはスキャン動作状態のいずれかに応じ、フリップフロップはそれぞれ独立動作する状態になったり、スキャン回路の構成状態になったりする。又、スキャンテスト方法において外部で観測できるものは、スキャン動作状態に切り換える直前のフリップフロップの論理状態である。
【0017】
これに対して、順序回路のテストの故障検出率や設計不良検出率を向上するためには、テスト対象の順序回路中の、より多くの回路部分の論理状態を制御・観測できることが望ましい。即ち、スキャン動作状態に切り換える直前のフリップフロップの論理状態以外にも、任意の回路部分の論理状態を制御・観測できることが望ましい。
【0018】
ここで、図3や図4のように、ユーザ回路シフトレジスタを構成するためのフリップフロップの場合、該ユーザ回路シフトレジスタを構成しているフリップフロップ間は、前述の取込み動作状態あるいはスキャン動作状態に拘わらず常時接続状態にある。従って、スキャン回路が有効に活用されているとは言えない。本発明では、このようなフリップフロップを活用することで、テスト回路増加による面積増加を抑えながら、順序回路のテストの故障検出率や設計不良検出率を容易に向上する。
【0019】
即ち、本発明では、ユーザ回路シフトレジスタを構成するためのフリップフロップを前述のスキャン回路シフトレジスタとして利用する。そして、フリップフロップの内、ユーザ回路シフトレジスタを構成するためのものに、テストに際して観測したい該順序回路にある組合せ回路中の論理状態を取り込むようにしている。本発明では、このように論理状態を取り込む補足観測動作のためのスキャンモード信号を新たに設ける。又、従来からあるスキャン選択信号が無効で、かつ、このスキャンモード信号が有効の場合に、上記の補足観測動作を実際に行う。
【0020】
以上説明したように、本発明では、テスト対象の順序回路中の、より多くの回路部分の論理状態を制御・観測できる。従って、順序回路のテストの故障検出率や設計不良検出率を向上することができる。又、該論理状態の制御・観測には、テスト対象の順序回路が備えるフリップフロップを流用しているので、テスト回路増加による素子数増加が抑えられ、面積増加を抑えることができる。
【0021】
【発明の実施の形態】
以下、図を用いて本発明の実施の形態を詳細に説明する。
【0022】
図5は、本発明が適用されたスキャン回路の回路図である。
【0023】
この図5において、スキャン選択信号SEは、従来の図2〜図4と同様、“0”の場合に無効となり、“1”の場合に有効となる。又、本実施形態では、本発明を適用し、フリップフロップの内、ユーザ回路シフトレジスタを構成するためのものに、テストに際して観測したい前記組合せ回路中の論理状態を取り込む、補足観測動作の有効を示すスキャンモード信号SMを新たに設ける。該スキャンモード信号SMは、“0”の場合に無効となり、“1”の場合に有効となる。
【0024】
本実施形態において、ユーザ回路シフトレジスタを構成するためのものを含め、フリップフロップFFiの入力側には、スキャン回路で前段となるフリップフロップの出力する論理状態、又は、観測したい組合せ回路中の論理状態を選択するマルチプレクサMiが設けられている。
【0025】
更に、本発明の動作モード制御回路は、本実施形態では、エクスクルーシブOR論理回路Gで構成されている。該エクスクルーシブOR論理回路Gは、スキャン選択信号SEが“0”(無効)で、かつ、スキャンモード信号SMが“1”(有効)の場合に、観測する組合せ回路中の論理状態を取り込むための信号DIiを、マルチプレクサMiが選択するように指示する信号を生成する。
【0026】
又、スキャン選択信号SE及びスキャンモード信号SMにおいて、以下の状態A1〜A3のように、3種類の動作状態が設定される。
【0027】
A1.通常動作状態:スキャン選択信号SEが“0”、かつ、スキャンモード信号SMが“0”の場合は、マルチプレクサMi(iはこの図5では1及び5)は、テスト対象の組合せ回路から信号DIiを取り込む。一方、フリップフロップFFiの内、元々、テスト対象となる順序回路においてユーザ回路シフトレジスタを構成するものは、当該ユーザ回路シフトレジスタで実際にレジスタとして動作するように構成される。又、各フリップフロップFFiの出力は、信号DOiで組合せ回路1に接続され、それぞれ順序回路の一部となり、動作する。
【0028】
A2.取込み動作状態:スキャン選択信号SEが“0”、かつ、スキャンモード信号SMが“1”。マルチプレクサMi(iはこの図で1〜5)は、テスト対象の組合せ回路から信号DIiを取り込む。従って、フリップフロップFFiは、ユーザ回路シフトレジスタのものも、そうでないものも、それぞれ信号DIi及び信号DOiで組合せ回路1に接続され、それぞれ順序回路の一部となり、動作する。このようにスキャン選択信号SEが無効で、かつ、スキャンモード信号SMが有効の場合に、本発明における補足観測動作に対応する動作が行われる。
【0029】
A3.スキャン動作状態:スキャン選択信号SEが“1”、かつ、スキャンモード信号SMが“1”。マルチプレクサMi(iはこの図で1〜5)は、スキャン回路を構成するように、該スキャン回路において前段となるフリップフロップFFの出力を選択する。従って、複数のフリップフロップFFiは、ユーザ回路シフトレジスタのものも、そうでないものも、その入力及び出力が順次接続され、スキャン回路を構成する。又、ユーザ回路シフトレジスタのものも含め、これらフリップフロップFFをスキャン回路シフトレジスタとして動作させ、それぞれのフリップフロップFFの論理状態を設定しながら、順序回路の組合せ回路1部分の動作をテストしてゆき、これにより該順序回路の動作をテストする。
【0030】
なお、従来の図2〜図4における取込み動作状態が、本実施形態では、ユーザ回路シフトレジスタのフリップフロップFFiに設定する動作状態に応じ、通常動作状態及び取込み動作状態に分割されている。即ち、ユーザ回路シフトレジスタが、ユーザ回路シフトレジスタとして機能する状態か(通常動作状態)、あるいはスキャン回路シフトレジスタとして機能する状態か(取込み動作状態)で、2つに分割されている。
【0031】
このように本実施形態では、本発明を効果的に適用することができる。スキャンモード信号SMを切り換えることで、テスト時には、ユーザ回路シフトレジスタとして構成するフリップフロップをスキャン回路シフトレジスタとして、ユーザ回路シフトレジスタではないフリップフロップと同様に動作させることが可能である。又、このユーザ回路シフトレジスタのフリップフロップは、このようにしても通常動作に影響を与えることがない。
【0032】
このように、本実施形態では、ユーザ回路シフトレジスタとして構成するフリップフロップを、テストに際して、ユーザ回路内のノードの論理状態の設定や観測に用いることができる。従って、論理状態の設定や観測ができるノードが増え、順序回路のテストの故障検出率や設計不良検出率を向上することができる。
【0033】
例えば、本実施形態では、図5において、信号DI2〜DI4で論理状態の観測ができる。又、信号DO2〜DO4で論理状態の設定ができる。これに対して、従来、図3や図4において、ユーザ回路シフトレジスタのフリップフロップでは、これら観測や設定ができない。
【0034】
又、本実施形態では、ユーザ回路シフトレジスタとして構成するフリップフロップをテスト回路に、少なくとも一部流用している。このため、テスト回路増加による面積増加を抑えることができる。
【0035】
なお、本実施形態では、スキャン選択信号SEについては、図2〜図4の従来のものと同様である。従って、各種既存設計ツールやテストツールの適用に際し、特別に考慮する必要がない。
【0036】
【発明の効果】
本発明によれば、テスト回路増加による面積増加を抑えながら、順序回路のテストの故障検出率や設計不良検出率を向上することができる。
【図面の簡単な説明】
【図1】スキャンテスト方法のテスト対象となる順序回路の一例の回路図
【図2】従来のスキャン回路の回路例の回路図
【図3】ユーザ回路シフトレジスタのフリップフロップでの、従来のスキャン回路の回路例の第1例の回路図
【図4】ユーザ回路シフトレジスタのフリップフロップでの、従来のスキャン回路の回路例の第2例の回路図
【図5】本発明が適用された実施形態の回路図
【符号の説明】
1…組合せ回路
FF、FF1〜FF5…フリップフロップ
M1〜M5…マルチプレクサ

Claims (2)

  1. テスト対象となる順序回路の、前記順序回路中でシフトレジスタとして用いられているものを含めた、フリップフロップの入力及び出力を順次接続して、スキャン回路を構成し、これらフリップフロップをスキャン回路シフトレジスタとして動作させ、それぞれのフリップフロップの論理状態を設定しながら、前記順序回路の組合せ回路部分の動作をテストしてゆくスキャンテスト回路において、
    前記フリップフロップをスキャン回路シフトレジスタとして動作させるためのスキャン選択信号に加えて、前記フリップフロップの内、前記順序回路中でシフトレジスタとして用いられているものに、テストに際して観測したい前記組合せ回路中の論理状態を取り込む、補足観測動作のためのスキャンモード信号を新たに設け、
    前記順序回路中でシフトレジスタとして用いられているフリップフロップの入力側に、前記スキャン回路で前段となるフリップフロップの出力する論理状態、又は、観測したい前記組合せ回路中の論理状態を選択するマルチプレクサと、
    前記スキャン選択信号が無効で、かつ、前記スキャンモード信号が有効の場合に、観測する前記組合せ回路中の論理状態を前記マルチプレクサが選択するように指示する信号を生成する動作モード制御回路とを備えるようにしたことを特徴とするスキャンテスト回路。
  2. 請求項1に記載のスキャンテスト回路において、前記動作モード制御回路を、前記スキャン選択信号及び前記スキャンモード信号の排他論理和を演算するエクスクルーシブOR回路で構成するようにしたことを特徴とするスキャンテスト回路。
JP07211298A 1998-03-20 1998-03-20 スキャンテスト回路 Expired - Lifetime JP3853063B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07211298A JP3853063B2 (ja) 1998-03-20 1998-03-20 スキャンテスト回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07211298A JP3853063B2 (ja) 1998-03-20 1998-03-20 スキャンテスト回路

Publications (2)

Publication Number Publication Date
JPH11271401A JPH11271401A (ja) 1999-10-08
JP3853063B2 true JP3853063B2 (ja) 2006-12-06

Family

ID=13479984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07211298A Expired - Lifetime JP3853063B2 (ja) 1998-03-20 1998-03-20 スキャンテスト回路

Country Status (1)

Country Link
JP (1) JP3853063B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4847899B2 (ja) * 2007-03-08 2011-12-28 株式会社リコー 半導体集積回路設計支援装置、及び半導体集積回路製造方法
JP2010223672A (ja) * 2009-03-23 2010-10-07 Toshiba Corp スキャンテスト回路
JP6268461B2 (ja) 2013-03-28 2018-01-31 セイコーエプソン株式会社 半導体装置、物理量センサー、電子機器及び移動体

Also Published As

Publication number Publication date
JPH11271401A (ja) 1999-10-08

Similar Documents

Publication Publication Date Title
JP5256840B2 (ja) 論理回路
JP3851782B2 (ja) 半導体集積回路及びそのテスト方法
EP0730233B1 (en) Apparatus for generating test pattern for sequential logic circuit of integrated circuit and method thereof
JP2009222644A (ja) 半導体集積回路、及び設計自動化システム
JP4854456B2 (ja) 半導体集積回路及び試験方法
JP3092704B2 (ja) 大規模集積回路およびそのボードテスト方法
JP3606525B2 (ja) スキャンテスト回路
KR100735585B1 (ko) 반도체 회로 장치 및 반도체 회로에 관한 스캔 테스트 방법
JP2007205933A (ja) 半導体集積回路
JP3853063B2 (ja) スキャンテスト回路
JP2004110265A (ja) 半導体集積回路のテスト容易化方法
JPH10197603A (ja) 半導体集積回路および半導体集積回路の検査方法
JP6534592B2 (ja) スキャンテスト回路及びスキャンテスト装置
JP4610919B2 (ja) 半導体集積回路装置
JP2004212310A (ja) 動作テスト回路を含む半導体集積回路、および、その動作テスト方法
JP3606520B2 (ja) システムlsiのテストパターン作成方法,システムlsiのテストパターン作成装置,及びシステムlsiのテスト方法
JP4416469B2 (ja) 半導体集積回路およびその設計方法
JP3278833B2 (ja) 論理回路テスト方法及びテスト入力回路及びテスト出力回路
JP2009175154A (ja) 半導体集積回路およびその設計方法
JPH1194916A (ja) 半導体集積回路及びその設計方法並びに半導体集積回路の設計プログラムを記録した記録媒体
KR100532747B1 (ko) 반도체 집적회로 및 그 설계방법과 반도체 집적회로의 설계프로그램을 기록한 기록매체
JPH11281710A (ja) バウンダリスキャンレジスタ
JP2004258791A (ja) 半導体集積回路のスキャンパス設計方法
JP2004199268A (ja) 半導体集積回路の設計方法
JP2002340988A (ja) 半導体集積回路及びそのテスト方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060905

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100915

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110915

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110915

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120915

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130915

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term