JPS63269615A - Ｒｓフリツプフロツプ回路 - Google Patents
Ｒｓフリツプフロツプ回路Info
- Publication number
- JPS63269615A JPS63269615A JP62105071A JP10507187A JPS63269615A JP S63269615 A JPS63269615 A JP S63269615A JP 62105071 A JP62105071 A JP 62105071A JP 10507187 A JP10507187 A JP 10507187A JP S63269615 A JPS63269615 A JP S63269615A
- Authority
- JP
- Japan
- Prior art keywords
- output
- flip
- input
- flop
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001629 suppression Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＲ８フリッグフロッグ回路に関する。
従来のＲＳフリップフロップ回路の基本型は７図に示す
ようであり、その真理値表は第１表に示すように、Ｓ端
子（セット端子）によ多出力Ｑがセットされ、また几端
子（リセット端子）によりクチイブにすることは禁
第 １ 表止とされているがこの例では出力Ｑと反転
出力Ｑの双方がセットされる。
ようであり、その真理値表は第１表に示すように、Ｓ端
子（セット端子）によ多出力Ｑがセットされ、また几端
子（リセット端子）によりクチイブにすることは禁
第 １ 表止とされているがこの例では出力Ｑと反転
出力Ｑの双方がセットされる。
上述した従来の７リツプフロツグ回路は、セット信号と
リセット信号が同時に入力された２態にあるときには出
力Ｑ及び反転出力Ｑが共に論理ｗ″１”になるため、反
転論理関係を保てなくなるという欠点がある。このよう
なケースは、例えば、セット状態（リセ２ト伏態）にあ
るときに雑音等によリセット信号（セット信号）が一時
的に入力する場合である。
リセット信号が同時に入力された２態にあるときには出
力Ｑ及び反転出力Ｑが共に論理ｗ″１”になるため、反
転論理関係を保てなくなるという欠点がある。このよう
なケースは、例えば、セット状態（リセ２ト伏態）にあ
るときに雑音等によリセット信号（セット信号）が一時
的に入力する場合である。
本発明の目的は、セット信号とリセット信号との同時人
力において本反転論理性を維持するＲ８フリッグフロッ
グを提供することにある。
力において本反転論理性を維持するＲ８フリッグフロッ
グを提供することにある。
本発明の７リツプフロツグ回路は、リセット信号を第１
の入力とし、セット信号を第２の入力とする第１の８８
７９７１７１２１回路と、第１の８８７９７１７１２１
回路の出力とその反転出力を第１の入力と第２の入力と
する第２のＲＳＳノリラグフロプ回路を有し、上記リセ
ット信号、セ、ト信号と上記第２のＲ，８フリラグフロ
ッグ回路の出力９反転出力とをそれぞれ入力と出力とす
ることを特徴とする。
の入力とし、セット信号を第２の入力とする第１の８８
７９７１７１２１回路と、第１の８８７９７１７１２１
回路の出力とその反転出力を第１の入力と第２の入力と
する第２のＲＳＳノリラグフロプ回路を有し、上記リセ
ット信号、セ、ト信号と上記第２のＲ，８フリラグフロ
ッグ回路の出力９反転出力とをそれぞれ入力と出力とす
ることを特徴とする。
第１図は本発明の第１の実施例である。
ナンド（ＮＡＮＤ ）ゲート１及び２により構成される
第１の几Ｓフリッグフロ、グ５の出力Ｑｔ及び反転出力
Ｑ１は、各々、ＮＡＮＤゲート３及び４により構成され
る第２のルＳフリ、グフロ、プロの託端子及びｇ端子に
接続され、全体でＲＳノリツブソロツノを構成している
。
第１の几Ｓフリッグフロ、グ５の出力Ｑｔ及び反転出力
Ｑ１は、各々、ＮＡＮＤゲート３及び４により構成され
る第２のルＳフリ、グフロ、プロの託端子及びｇ端子に
接続され、全体でＲＳノリツブソロツノを構成している
。
第２表に本実施例の真理値表を示す。第２表と第１の８
８ノリツプフ 第 ２ 表ロップ５において、２つ
の入力ＲとＳが共にアクティブとなったとき、第１のＲ
８フリッグフロ。
８ノリツプフ 第 ２ 表ロップ５において、２つ
の入力ＲとＳが共にアクティブとなったとき、第１のＲ
８フリッグフロ。
プ５の出力Ｑ１及び反転出力Ｑｌは第２図の第６相及び
第１０相に示すように双方とも論理″１”となる。従っ
て、第２の８．３フリツプフロ、グ６を保持伏態にする
ため、出力Ｑ及び反転出力Ｑは前アトを保持し、第６相
ではセット、第１０相ではリセアト伏態となる。即ち、
先行人力に対して優先権を与えるＲ８フリッグフロ、グ
回路となる。
第１０相に示すように双方とも論理″１”となる。従っ
て、第２の８．３フリツプフロ、グ６を保持伏態にする
ため、出力Ｑ及び反転出力Ｑは前アトを保持し、第６相
ではセット、第１０相ではリセアト伏態となる。即ち、
先行人力に対して優先権を与えるＲ８フリッグフロ、グ
回路となる。
第３図は本発明の第２の実施例、第４図はそのタイミン
グチャートである。Ｓを第１の入力、クロ、りｄを菓２
の入力及び出力Ｑ１を第３の入力とする３人力ノア（Ｎ
ｏ几）ゲート７と、Ｒを第１の入力、クロ、％ごを第２
の入力及び反転出力Ｑ。
グチャートである。Ｓを第１の入力、クロ、りｄを菓２
の入力及び出力Ｑ１を第３の入力とする３人力ノア（Ｎ
ｏ几）ゲート７と、Ｒを第１の入力、クロ、％ごを第２
の入力及び反転出力Ｑ。
を第３の人力とする３人力ＮＯＲゲート８とより成る第
１のＢＳＳフリラグフロップ１と、反転出力Ｑ、とＱｔ
を入力とするｌ’ｌＪ ＯＲゲート９と、出力Ｑ１とＱ
を人力とするＮＯ几ゲート１０とからなる第２のＲＳＳ
フリラグフロプ１２とで構成されるクロックドＲ８フリ
、グフロッグである。Ｒ及びＳの入力はクロックＣＪ″
−論理１０”のときのみ受付られる。
１のＢＳＳフリラグフロップ１と、反転出力Ｑ、とＱｔ
を入力とするｌ’ｌＪ ＯＲゲート９と、出力Ｑ１とＱ
を人力とするＮＯ几ゲート１０とからなる第２のＲＳＳ
フリラグフロプ１２とで構成されるクロックドＲ８フリ
、グフロッグである。Ｒ及びＳの入力はクロックＣＪ″
−論理１０”のときのみ受付られる。
本例の真理値表を第３表に示す。
第３表
第４図の第６相及び第１０相において、入力論理がＲ，
Ｓ共にｉｆｍ理“１”となっているが出力Ｑ及び反転出
力Ｑは前アトを保持していることがわかる。
Ｓ共にｉｆｍ理“１”となっているが出力Ｑ及び反転出
力Ｑは前アトを保持していることがわかる。
同様な回路をＣの論理を反転し、ＮＡＮＤゲートで構成
する手もできる。
する手もできる。
第５図は本発明のａ′５３の実施例として、一つの使用
例？示し、第６図はそのタイミングチャートである。Ａ
を館】の大力とし、Ｂを＆’Ｔ ２の人力とした差動入
力回路を不発明の第１図に示した第１の実施例で構成し
、雑音抑止能力を有する半導体集積回路の入力回路とし
た。
例？示し、第６図はそのタイミングチャートである。Ａ
を館】の大力とし、Ｂを＆’Ｔ ２の人力とした差動入
力回路を不発明の第１図に示した第１の実施例で構成し
、雑音抑止能力を有する半導体集積回路の入力回路とし
た。
入力Ａと入力Ｂは差動信号であるが、第６図の斜線に示
した様な雑音が発生すると入力の差動関係が保゛Ｃず人
力は一時的に同相の関係になるが、第１の実施例で説明
した様にこのような場合には前アトを保持するため、雑
音の影曽は出力には現われないことになる。
した様な雑音が発生すると入力の差動関係が保゛Ｃず人
力は一時的に同相の関係になるが、第１の実施例で説明
した様にこのような場合には前アトを保持するため、雑
音の影曽は出力には現われないことになる。
以上説明したように、従来のＦＬＳフリッグフロ６一
ラグ回路では出力Ｑと反転出力Ｑの間の反転論理性が失
われるアトが存在したため、セット中（リセット申）一
時的にリセット信号（セット信号）が入力された場合に
は出力は一時的に反転論理性を失い、リセット信号（セ
ット信号）の解除によってセット（リセット）アトに復
帰するという動作となったが、本発明のＢＳフリッグ７
０ッグ回路ではセット信号、リセット信号が同時に入力
されているアトでは前状態が保持されるため、出力が反
転論理性を失うアトは発生しない効果がある。
われるアトが存在したため、セット中（リセット申）一
時的にリセット信号（セット信号）が入力された場合に
は出力は一時的に反転論理性を失い、リセット信号（セ
ット信号）の解除によってセット（リセット）アトに復
帰するという動作となったが、本発明のＢＳフリッグ７
０ッグ回路ではセット信号、リセット信号が同時に入力
されているアトでは前状態が保持されるため、出力が反
転論理性を失うアトは発生しない効果がある。
特に、不発明のＲＳＳフリラグフロッグ、ディジタル差
動入力回路として使用すると、入力回路に雑音抑止能力
を持たせる効果がある。
動入力回路として使用すると、入力回路に雑音抑止能力
を持たせる効果がある。
第１図は本発明の第１の実施例、第２図は第１の実施例
のタイミングチャート、第３図は本発明の第２の実施例
、第４図は第２の実施例のタイミングチャート、第５図
は本発明の第３の実施例、第６図は第３の実施レリのタ
イミングチャートおよび第７図は従来例をそれぞれ示す
。 １．２．３，４，１３，１４，１５．１６・・・・・・
ナンド（ＮＡＮＤ）ゲート、７．８．９．１０・・・・
・・ノア（ＮＯＲ）ゲート、５．１１・・・・・・第１
のＲ，８フリツプフロツグ、６．１２・・・・・・第２
０Ｒ８フリツグフロツプ。
のタイミングチャート、第３図は本発明の第２の実施例
、第４図は第２の実施例のタイミングチャート、第５図
は本発明の第３の実施例、第６図は第３の実施レリのタ
イミングチャートおよび第７図は従来例をそれぞれ示す
。 １．２．３，４，１３，１４，１５．１６・・・・・・
ナンド（ＮＡＮＤ）ゲート、７．８．９．１０・・・・
・・ノア（ＮＯＲ）ゲート、５．１１・・・・・・第１
のＲ，８フリツプフロツグ、６．１２・・・・・・第２
０Ｒ８フリツグフロツプ。
Claims (1)
- リセット信号を第１の入力とし、セット信号を第２の入
力とする第１のＲＳフリップフロップ回路と、該第１の
ＲＳフリップフロップ回路の出力とその反転出力を第１
の入力と第２の入力とする第２のＲＳフリップフロップ
回路とを有し、前記リセット信号、セット信号と前記第
２のＲＳフリップフロップ回路の出力、反転出力とをそ
れぞれ入力と出力とすることを特徴とするＲＳフリップ
フロップ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62105071A JPS63269615A (ja) | 1987-04-27 | 1987-04-27 | Ｒｓフリツプフロツプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62105071A JPS63269615A (ja) | 1987-04-27 | 1987-04-27 | Ｒｓフリツプフロツプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63269615A true JPS63269615A (ja) | 1988-11-07 |
Family
ID=14397715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62105071A Pending JPS63269615A (ja) | 1987-04-27 | 1987-04-27 | Ｒｓフリツプフロツプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63269615A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011018818A1 (ja) * | 2009-08-10 | 2011-02-17 | 株式会社アドバンテスト | 差動型ｓｒフリップフロップおよびそれを用いた試験装置 |
-
1987
- 1987-04-27 JP JP62105071A patent/JPS63269615A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011018818A1 (ja) * | 2009-08-10 | 2011-02-17 | 株式会社アドバンテスト | 差動型ｓｒフリップフロップおよびそれを用いた試験装置 |
| US8504320B2 (en) | 2009-08-10 | 2013-08-06 | Advantest Corporation | Differential SR flip-flop |
| JP5328920B2 (ja) * | 2009-08-10 | 2013-10-30 | 株式会社アドバンテスト | 差動型ｓｒフリップフロップおよびそれを用いた試験装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6359171B2 (ja) | ||
| JPS63269615A (ja) | Ｒｓフリツプフロツプ回路 | |
| JPS6075121A (ja) | フリツプ・フロツプ | |
| JPH0424729B2 (ja) | ||
| JPH0296422A (ja) | クロック発生回路 | |
| JPH03139010A (ja) | 非同期同期化回路 | |
| JPS5936034Y2 (ja) | Ｔ型フリップフロップ回路 | |
| JPS63254827A (ja) | デコ−ド回路 | |
| JPS62227211A (ja) | 入力同期化回路 | |
| JPS63132528A (ja) | 計数装置 | |
| JPS6395331U (ja) | ||
| SU396832A1 (ru) | Д-триггер с задержкой | |
| JPH02214325A (ja) | フリップフロップ回路 | |
| KR950004369Y1 (ko) | 모듈-3 카운터 | |
| JPH03241917A (ja) | 非同期入力回路 | |
| JPS6318815A (ja) | Ｒｓラツチ回路 | |
| JPS61230427A (ja) | ２／（２ｎ＋１）分周回路 | |
| JPH0139130B2 (ja) | ||
| JPH04159808A (ja) | エッジトリガ型フリップフロップ回路 | |
| JPS63266918A (ja) | パルス幅変換回路 | |
| JPS58184823A (ja) | 論理回路 | |
| JPH03106124A (ja) | ３分周回路 | |
| JPS62232214A (ja) | 雑音除去回路 | |
| JPH0529924A (ja) | ９分周回路 | |
| JPH05243918A (ja) | フリップ・フロップ |