JPS6395331U - - Google Patents
Info
- Publication number
- JPS6395331U JPS6395331U JP19149086U JP19149086U JPS6395331U JP S6395331 U JPS6395331 U JP S6395331U JP 19149086 U JP19149086 U JP 19149086U JP 19149086 U JP19149086 U JP 19149086U JP S6395331 U JPS6395331 U JP S6395331U
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- circuit
- stage
- output
- counter circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003111 delayed effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Manipulation Of Pulses (AREA)
- Pulse Circuits (AREA)
Description
第1図はこの考案の一実施例によるカウンタ回
路の構成図、第2図は第1図の回路動作を示すタ
イムチヤート図、第3図はこの考案の他の実施例
を示す図、第4図は本考案のさらに他の実施例を
示す図、第5図は従来のカウンタ回路を示す図、
第6図は第5図の回路の動作を示すタイムチヤー
ト図である。 図中、1は2段シフトレジスタ、2はANDゲ
ート、(論理演算回路)、3はn段シフトレジス
タ、4は遅延回路、5はEXCLUSIVE O
R ゲート(論理演算回路)、6,7はNORゲ
ート(論理演算回路)である。なお図中同一符号
は同一又は相当部分を示す。
路の構成図、第2図は第1図の回路動作を示すタ
イムチヤート図、第3図はこの考案の他の実施例
を示す図、第4図は本考案のさらに他の実施例を
示す図、第5図は従来のカウンタ回路を示す図、
第6図は第5図の回路の動作を示すタイムチヤー
ト図である。 図中、1は2段シフトレジスタ、2はANDゲ
ート、(論理演算回路)、3はn段シフトレジス
タ、4は遅延回路、5はEXCLUSIVE O
R ゲート(論理演算回路)、6,7はNORゲ
ート(論理演算回路)である。なお図中同一符号
は同一又は相当部分を示す。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 入力パルスをカウントし、カウント毎にn
個の出力を順に選択していくn進のカウンタ回路
において、 2個のフリツプフロツプで構成され、初段フリ
ツプフロツプの入力が“1”に固定された2段シ
フトレジスタと、 該シフトレジスタの各段の出力を入力とする論
理演算回路と、 該論理演算回路の出力をその入力とする、n個
のフリツプフロツプにより構成されたn段シフト
レジスタと、 該n段シフトレジスタの中間段出力の1つを遅
延させる遅延回路とを備え、 該遅延回路出力を前記2段シフトレジスタのリ
セツト信号としたことを特徴とするカウンタ回路
。 (2) 上記論理演算回路として、アンドゲートを
用いたことを特徴とする実用新案登録請求の範囲
第1項記載のカウンタ回路。 (3) 上記論理演算回路として、排他的論理和ゲ
ートを用いたことを特徴とする実用新案登録請求
の範囲第1項記載のカウンタ回路。 (4) 上記論理演算回路として、ノアゲートを用
いたことを特徴とする実用新案登録請求の範囲第
1項記載のカウンタ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19149086U JPS6395331U (ja) | 1986-12-11 | 1986-12-11 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19149086U JPS6395331U (ja) | 1986-12-11 | 1986-12-11 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6395331U true JPS6395331U (ja) | 1988-06-20 |
Family
ID=31145684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19149086U Pending JPS6395331U (ja) | 1986-12-11 | 1986-12-11 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6395331U (ja) |
-
1986
- 1986-12-11 JP JP19149086U patent/JPS6395331U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6395331U (ja) | ||
JP3431754B2 (ja) | 同期式カウンタ | |
JPS61187130U (ja) | ||
JPS5936034Y2 (ja) | T型フリップフロップ回路 | |
JPS6295017A (ja) | マスタ・スレーブ形フリツプフロツプ回路 | |
JPS6179322A (ja) | カウンタ回路 | |
JPS635529U (ja) | ||
JPS61262928A (ja) | Cmos論理回路 | |
JPS61230427A (ja) | 2/(2n+1)分周回路 | |
JPS6181223U (ja) | ||
JPS62109522U (ja) | ||
JPS63120173U (ja) | ||
JPH01147441U (ja) | ||
JPS62139133U (ja) | ||
JPS643329U (ja) | ||
JPS62203521U (ja) | ||
KR960015133A (ko) | 피드백 시프트 레지스터 | |
JPH03121728U (ja) | ||
JPH0186728U (ja) | ||
JPS5942649U (ja) | カウンタ | |
JPS5831620A (ja) | 3進リングカウンタ | |
JPH0345300U (ja) | ||
JPH039534U (ja) | ||
JPH05243918A (ja) | フリップ・フロップ | |
JPH02198215A (ja) | フリップフロップ回路 |