JPH0186728U - - Google Patents
Info
- Publication number
- JPH0186728U JPH0186728U JP18248487U JP18248487U JPH0186728U JP H0186728 U JPH0186728 U JP H0186728U JP 18248487 U JP18248487 U JP 18248487U JP 18248487 U JP18248487 U JP 18248487U JP H0186728 U JPH0186728 U JP H0186728U
- Authority
- JP
- Japan
- Prior art keywords
- address counter
- counter circuit
- input
- counter
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
- Communication Control (AREA)
Description
第１図、第２図はこの考案の実施例を示すブロ
ツク図、第３図は第１図、第２図を説明するため
に各部信号を示すタイミング図、第４図は、従来
のフレームカウンタ回路の実施例を示すブロツク
図、第５図は、第４図を説明するための各部信号
を示すタイミング図である。 図において、１はクロツク、２は第１のアドレ
スカウンタ回路、５は第２のアドレスカウンタ回
路、８は第３のアドレスカウンタ回路、１１は３
ビツトシフトレジスタ、１３は２ビツトシフトレ
ジスタ、１５は１ビツトシフトレジスタ、１７は
第１の１６進カウンタ、１９は第１のフリツプフ
ロツプ、２０は第２の１６進カウンタ、２２は第
２のフリツプフロツプ、２３は第３の１６進カウ
ンタ、２５は第３のフリツプフロツプである。な
お、図中同一符号は同一又は相当部分を示す。
ツク図、第３図は第１図、第２図を説明するため
に各部信号を示すタイミング図、第４図は、従来
のフレームカウンタ回路の実施例を示すブロツク
図、第５図は、第４図を説明するための各部信号
を示すタイミング図である。 図において、１はクロツク、２は第１のアドレ
スカウンタ回路、５は第２のアドレスカウンタ回
路、８は第３のアドレスカウンタ回路、１１は３
ビツトシフトレジスタ、１３は２ビツトシフトレ
ジスタ、１５は１ビツトシフトレジスタ、１７は
第１の１６進カウンタ、１９は第１のフリツプフ
ロツプ、２０は第２の１６進カウンタ、２２は第
２のフリツプフロツプ、２３は第３の１６進カウ
ンタ、２５は第３のフリツプフロツプである。な
お、図中同一符号は同一又は相当部分を示す。
Claims (1)
- 外部から入力されるクロツクをトリガ信号とす
るカウンタと、上記カウンタのキヤリー出力を入
力とし、上記クロツクをトリガ信号とするフリツ
プフロツプを構成要素とするアドレスカウンタ回
路を、Ｎ個だけカスケード接続した構成であるＮ
段のフレームカウンタ回路と、上記Ｎ段のフレー
ムカウンタ回路を構成しているＮ個の上記アドレ
スカウンタ回路である。第１のアドレスカウンタ
回路から第Ｎのアドレスカウンタ回路までの各カ
ウント出力を入力とし、上記クロツクに同期して
シフトさせるＮビツトシフトレジスタから１ビツ
トシフトレジスタまでのＮ個のシフトレジスタを
備えたことを特徴とするフレームカウンタ回路。
（ただしＮは任意の正の整数である。）
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18248487U JPH0186728U (ja) | 1987-11-30 | 1987-11-30 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18248487U JPH0186728U (ja) | 1987-11-30 | 1987-11-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0186728U true JPH0186728U (ja) | 1989-06-08 |
Family
ID=31473931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18248487U Pending JPH0186728U (ja) | 1987-11-30 | 1987-11-30 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0186728U (ja) |
-
1987
- 1987-11-30 JP JP18248487U patent/JPH0186728U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0186728U (ja) | ||
| JPS62109522U (ja) | ||
| JPS61160556U (ja) | ||
| JPS6181223U (ja) | ||
| JPS6379420A (ja) | 周波数奇数分周器 | |
| JPS62129841U (ja) | ||
| JPH01311356A (ja) | ダイレクトメモリアクセス方式 | |
| JPS6379421A (ja) | 周波数奇数分周器 | |
| JPH01147441U (ja) | ||
| JPS6264048U (ja) | ||
| JPH0260331U (ja) | ||
| SU398947A1 (ru) | УСТРОЙСТВО дл | |
| JPS6395331U (ja) | ||
| JPS6179322A (ja) | カウンタ回路 | |
| JPH01179639U (ja) | ||
| JPS63108235U (ja) | ||
| JPH0145774B2 (ja) | ||
| JPS63276915A (ja) | タイミング信号発生回路 | |
| JPH048984U (ja) | ||
| JPS58133200U (ja) | 信号ピツチ伸長装置 | |
| JPH03125532U (ja) | ||
| JPH028249U (ja) | ||
| JPH0230643U (ja) | ||
| JPS60129746U (ja) | アツプダウンカウンタ | |
| JPS5995272U (ja) | パルス間隔測定装置 |