JPH05243918A - フリップ・フロップ - Google Patents
フリップ・フロップInfo
- Publication number
- JPH05243918A JPH05243918A JP4039994A JP3999492A JPH05243918A JP H05243918 A JPH05243918 A JP H05243918A JP 4039994 A JP4039994 A JP 4039994A JP 3999492 A JP3999492 A JP 3999492A JP H05243918 A JPH05243918 A JP H05243918A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- terminal
- flip
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】フリップ・フロップにおいて、連続的に出力信
号及び反転信号を切り換えることを可能とする。 【構成】インバータ３よりの出力をトランスファーゲー
ト９及び１０に接続し、トランスファーゲート９の出力
を出力端子に、トランスファーゲート１０の出力を反転
出力端子に接続する。またインバータ４よりの反転出力
をトランスファゲート１１及び１２に接続し、トランス
ファーゲート１１の出力を出力端子に、トランスファー
ゲート１２の出力を反転出力端子に接続する。そして出
力論理反転端子からの入力より、トランスファーゲート
９と１２をオン、トランスファーゲート１０と１１をオ
フ、またはトランスファーゲート９と１２をオフ、トラ
ンスファーゲート１０と１１をオンに切り換えるように
することで、任意に出力及び反転出力を選ぶことが可能
となる。
号及び反転信号を切り換えることを可能とする。 【構成】インバータ３よりの出力をトランスファーゲー
ト９及び１０に接続し、トランスファーゲート９の出力
を出力端子に、トランスファーゲート１０の出力を反転
出力端子に接続する。またインバータ４よりの反転出力
をトランスファゲート１１及び１２に接続し、トランス
ファーゲート１１の出力を出力端子に、トランスファー
ゲート１２の出力を反転出力端子に接続する。そして出
力論理反転端子からの入力より、トランスファーゲート
９と１２をオン、トランスファーゲート１０と１１をオ
フ、またはトランスファーゲート９と１２をオフ、トラ
ンスファーゲート１０と１１をオンに切り換えるように
することで、任意に出力及び反転出力を選ぶことが可能
となる。
Description
【０００１】
【産業上の利用分野】本発明はフリップ・フロップに関
し、特に複数の論理出力機能を持つフリップ・フロップ
に関する。
し、特に複数の論理出力機能を持つフリップ・フロップ
に関する。
【０００２】
【従来の技術】一般に、フリップ・フロップは、信号の
一時記憶機能を持ち、カウンタやレジスタ等を構成する
ように使われる。
一時記憶機能を持ち、カウンタやレジスタ等を構成する
ように使われる。
【０００３】従来のフリップ・フロップの一例を、図３
（ａ）に示す。図３（ａ）において、クロック信号によ
り入力信号を記憶する一時記憶部１９と、出力信号を保
持しかつ反転論理を出力する信号保持部２０とを有して
いる。
（ａ）に示す。図３（ａ）において、クロック信号によ
り入力信号を記憶する一時記憶部１９と、出力信号を保
持しかつ反転論理を出力する信号保持部２０とを有して
いる。
【０００４】ここで、一時記憶部１９は、インバータ
１，２と、トランスファーゲート５，６とを有する。入
力端子の入力Ｄが入力され、クロックＣとインバータ１
３によって反転されたクロックＣとが前記ゲート５，６
入力される。信号保持部２０は、インバータ３，４と、
トランスファーゲート７，８とを有する。インバータ３
の出力は出力端子の出力Ｑとなり、イバータ４の出力は
反転出力端子の出力Ｑ（反転値）となる。
１，２と、トランスファーゲート５，６とを有する。入
力端子の入力Ｄが入力され、クロックＣとインバータ１
３によって反転されたクロックＣとが前記ゲート５，６
入力される。信号保持部２０は、インバータ３，４と、
トランスファーゲート７，８とを有する。インバータ３
の出力は出力端子の出力Ｑとなり、イバータ４の出力は
反転出力端子の出力Ｑ（反転値）となる。
【０００５】入力端子より入力された信号Ｄは、クロッ
クＣ信号が高（Ｈ）レベルのとき信号取り込み可能とな
るトランスファーゲート５を通り、インバータ１に取り
込まれる。そのとき、トランスファーゲート７は閉じて
いるため、信号が書き込まれる。
クＣ信号が高（Ｈ）レベルのとき信号取り込み可能とな
るトランスファーゲート５を通り、インバータ１に取り
込まれる。そのとき、トランスファーゲート７は閉じて
いるため、信号が書き込まれる。
【０００６】その後、クロック信号が低（Ｌ）レベルに
なると、トランスファーゲート５が信号取り込み不可能
となるが、トランスファーゲート６及び７が開くため、
インバータ１及び２で一時記憶された信号が、インバー
タ３を介し、出力端子に出力される。そのとき、トラン
スファーゲート８は閉じるため、インバータ３よりの信
号がインバータ４を介して反転され、反転出力端子に出
力される。
なると、トランスファーゲート５が信号取り込み不可能
となるが、トランスファーゲート６及び７が開くため、
インバータ１及び２で一時記憶された信号が、インバー
タ３を介し、出力端子に出力される。そのとき、トラン
スファーゲート８は閉じるため、インバータ３よりの信
号がインバータ４を介して反転され、反転出力端子に出
力される。
【０００７】また、図３（ａ）に示した従来のフリップ
・フロップの信号波形図を、図３（ｂ）に示す。クロッ
クＣの立下がりで入力信号Ｄの値を出力Ｑに出力し、反
転信号を反転出力Ｑ（反転値）に出力することを示して
いる。
・フロップの信号波形図を、図３（ｂ）に示す。クロッ
クＣの立下がりで入力信号Ｄの値を出力Ｑに出力し、反
転信号を反転出力Ｑ（反転値）に出力することを示して
いる。
【０００８】
【発明が解決しようとする課題】しかしながら、従来の
フリップ・フロップにおいては、出力がＱ及びＱ（反転
値）それぞれに固定されているため、一度Ｑ及びＱ（反
転値）どちらか一方に接続されてしまうと、それぞれの
反転出力Ｑ（反転値）及びＱを得ることができず、その
ために連続的に出力信号Ｑ及び反転信号Ｑ（反転値）を
切り換えることが困難であった。
フリップ・フロップにおいては、出力がＱ及びＱ（反転
値）それぞれに固定されているため、一度Ｑ及びＱ（反
転値）どちらか一方に接続されてしまうと、それぞれの
反転出力Ｑ（反転値）及びＱを得ることができず、その
ために連続的に出力信号Ｑ及び反転信号Ｑ（反転値）を
切り換えることが困難であった。
【０００９】このことにより、従来のフリップ・フロッ
プを用いたカウンタにおいて、ｎ進カウンタを任意に選
ぶことが困難である。このため、それぞれのカウンタを
用意する必要があり、回路的に大きくなってしまうとい
う問題点があった。
プを用いたカウンタにおいて、ｎ進カウンタを任意に選
ぶことが困難である。このため、それぞれのカウンタを
用意する必要があり、回路的に大きくなってしまうとい
う問題点があった。
【００１０】本発明の目的は、以上の欠点を解消して、
連続的に出力信号Ｑ及び反転信号Ｑ（反転値）を切り換
えることが可能なフリップ・フロップを提供することに
ある。
連続的に出力信号Ｑ及び反転信号Ｑ（反転値）を切り換
えることが可能なフリップ・フロップを提供することに
ある。
【００１１】
【課題を解決するための手段】本発明の構成は、クロッ
ク信号により入力信号を記憶する一時記憶部と、前記一
時記憶部の出力信号を保持しかつ出力反転信号も出力す
る信号保持部とを備えたフリップ・フロップにおいて、
前記信号保持部は、前記出力信号及び前記出力反転信号
をそれぞれ二分し、二分した前記信号のそれぞれにトラ
ンスファーゲートを接続し、前記出力信号からの前記ト
ランスファーゲートの出力をそれぞれ出力端子及び反転
出力端子に接続し、また前記出力反転信号からの前記ト
ランスファーゲートの出力をそれぞれ前記反転出力端子
及び前記出力端子に接続し、前記トランスファーゲート
のそれぞれのゲート部に接続する出力論理反転端子を設
けたことを特徴とする。
ク信号により入力信号を記憶する一時記憶部と、前記一
時記憶部の出力信号を保持しかつ出力反転信号も出力す
る信号保持部とを備えたフリップ・フロップにおいて、
前記信号保持部は、前記出力信号及び前記出力反転信号
をそれぞれ二分し、二分した前記信号のそれぞれにトラ
ンスファーゲートを接続し、前記出力信号からの前記ト
ランスファーゲートの出力をそれぞれ出力端子及び反転
出力端子に接続し、また前記出力反転信号からの前記ト
ランスファーゲートの出力をそれぞれ前記反転出力端子
及び前記出力端子に接続し、前記トランスファーゲート
のそれぞれのゲート部に接続する出力論理反転端子を設
けたことを特徴とする。
【００１２】
【実施例】図１は本発明の一実施例のフリップ・フロッ
プを示す回路図である。図２は図１の各部の動作状態を
示す波形図である。
プを示す回路図である。図２は図１の各部の動作状態を
示す波形図である。
【００１３】図１において、本実施例は、一時記憶部１
９と、信号保持部２０と、トランスファーゲート９，１
０，１１，１２と、インバータ１３，１４と、入力信Ｄ
の端子と、クロックＣの端子と、出力論理反転信号（Ｒ
ｅｖ）の端子とを備えている。
９と、信号保持部２０と、トランスファーゲート９，１
０，１１，１２と、インバータ１３，１４と、入力信Ｄ
の端子と、クロックＣの端子と、出力論理反転信号（Ｒ
ｅｖ）の端子とを備えている。
【００１４】ここで、一時記憶部１９は、トランスファ
ーゲート５，６とインバータ１，２とを有する。また信
号保持部２０は、トランスファーゲート７，８とインバ
ータ３，４とを有する。
ーゲート５，６とインバータ１，２とを有する。また信
号保持部２０は、トランスファーゲート７，８とインバ
ータ３，４とを有する。
【００１５】図２において、図１の入力端子の信号Ｄ，
クロックＣ，出力論理反転信号Ｒｅｖ，出力Ｑ，反転出
力Ｑ（反転値）の各波形が示されている。
クロックＣ，出力論理反転信号Ｒｅｖ，出力Ｑ，反転出
力Ｑ（反転値）の各波形が示されている。
【００１６】図１，図２において、本実施例は、インバ
ータ３よりの出力をトランスファーゲート９及び１０に
接続し、トランスファーゲート９の出力を出力端子Ｑに
トランスファーゲート１０の出力を反転出力端子に接続
する。また、インバータ４よりの反転出力をトランスフ
ァーゲート１１及び１２に接続し、トランスファーゲー
ト１１の出力を出力端子にトランスファーゲート１２の
出力を反転出力端子に接続する。
ータ３よりの出力をトランスファーゲート９及び１０に
接続し、トランスファーゲート９の出力を出力端子Ｑに
トランスファーゲート１０の出力を反転出力端子に接続
する。また、インバータ４よりの反転出力をトランスフ
ァーゲート１１及び１２に接続し、トランスファーゲー
ト１１の出力を出力端子にトランスファーゲート１２の
出力を反転出力端子に接続する。
【００１７】そして、出力論理反転（Ｒｅｖ）端子よ
り、トランスファーゲート９と１２をオン、トランスフ
ァーゲート１０と１１をオフ、またはトランスファーゲ
ート９と１２をオフ、トランスファーゲート１０と１１
をオンと切り換えるようにすることで、任意に出力Ｑ及
び反転出力Ｑ（反転値）を選ぶことが可能となる。
り、トランスファーゲート９と１２をオン、トランスフ
ァーゲート１０と１１をオフ、またはトランスファーゲ
ート９と１２をオフ、トランスファーゲート１０と１１
をオンと切り換えるようにすることで、任意に出力Ｑ及
び反転出力Ｑ（反転値）を選ぶことが可能となる。
【００１８】図４は図１の回路を一部に用いたカウンタ
のブロック図である。図４において、Ｄ型フリップ・フ
ロップ１５，１６，１７と、図１の回路からなる最終段
フリップ・フロップ１８とを備えている。ここで、各フ
リップ・フロップ１５，１６，１７は、入力信号Ｄ入
力，クロックＣ入力，リセットＲ入力，Ｑ出力，Ｑ（反
転値）出力を有する。フリップ・フロップ１８は、さら
にセットＳ入力と、出力論理反転端子の信号Ｒｅｖ入力
とを有する。
のブロック図である。図４において、Ｄ型フリップ・フ
ロップ１５，１６，１７と、図１の回路からなる最終段
フリップ・フロップ１８とを備えている。ここで、各フ
リップ・フロップ１５，１６，１７は、入力信号Ｄ入
力，クロックＣ入力，リセットＲ入力，Ｑ出力，Ｑ（反
転値）出力を有する。フリップ・フロップ１８は、さら
にセットＳ入力と、出力論理反転端子の信号Ｒｅｖ入力
とを有する。
【００１９】図４において、本実施例のフリップ・フロ
ップ１８を最終段に用いたカウンタにおいて、出力論理
反転端子を切り換えることにより、４進カウンタと８進
カウンタを任意に選ぶことが可能となる。
ップ１８を最終段に用いたカウンタにおいて、出力論理
反転端子を切り換えることにより、４進カウンタと８進
カウンタを任意に選ぶことが可能となる。
【００２０】図５に出力論理反転端子が“Ｌ”レベルの
場合の信号波形図、図６に出力論理反転端子が“Ｈ”レ
ベルの場合の信号波形図を示す。
場合の信号波形図、図６に出力論理反転端子が“Ｈ”レ
ベルの場合の信号波形図を示す。
【００２１】図５において、クロック波形，セット波
形，リセット波形，フリップ・フロップ１５の１Ｑ出力
波形，フリップ・フロップ１６の２Ｑの出力波形，フリ
ップ・フロップ１７の３Ｑ出力波形，フリップ・フロッ
プ１８の４Ｑ出力波形が示されている。
形，リセット波形，フリップ・フロップ１５の１Ｑ出力
波形，フリップ・フロップ１６の２Ｑの出力波形，フリ
ップ・フロップ１７の３Ｑ出力波形，フリップ・フロッ
プ１８の４Ｑ出力波形が示されている。
【００２２】図６において、セット波形，リセット波
形，各フリップ・フロップ１５，１６，１７，１８の出
力波形が示されており、クロック波形は図５と同一であ
るので、省略されている。
形，各フリップ・フロップ１５，１６，１７，１８の出
力波形が示されており、クロック波形は図５と同一であ
るので、省略されている。
【００２３】それぞれリセットされた状態から、クロッ
クの変化にともなった各フリップ・フロップ１５，１
６，１７，１８の出力変化も示している。
クの変化にともなった各フリップ・フロップ１５，１
６，１７，１８の出力変化も示している。
【００２４】以上の説明においては実施例として、一時
記憶部と信号保持部にインバータを使用するものとした
が、これに限られることはなく、２入力ＮＡＮＤゲート
もしくは２入力ＮＯＲゲートを用いてセット，リセット
端子を付けた回路構成においても同様の効果が得られ
る。
記憶部と信号保持部にインバータを使用するものとした
が、これに限られることはなく、２入力ＮＡＮＤゲート
もしくは２入力ＮＯＲゲートを用いてセット，リセット
端子を付けた回路構成においても同様の効果が得られ
る。
【００２５】
【発明の効果】以上説明したように、本発明は、出力が
Ｑ及びＱ（反転値）どちらかに固定されないために、一
度どちらか一方に接続されてしまっても、それぞれの反
転信号を得ることができ、そのために連続的に出力信号
及び反転信号を切り換えることが可能となり、このこと
により例えば図４に示すようなフリップ・フロップを用
いたカウンタにおいて、最終段に用いることにより、ｎ
進カウンタと２ｎ進カウンタを任意に選べるため、回路
の併用か可能になり、そのことによる回路の大規模な簡
略化が可能になるという効果を有する。
Ｑ及びＱ（反転値）どちらかに固定されないために、一
度どちらか一方に接続されてしまっても、それぞれの反
転信号を得ることができ、そのために連続的に出力信号
及び反転信号を切り換えることが可能となり、このこと
により例えば図４に示すようなフリップ・フロップを用
いたカウンタにおいて、最終段に用いることにより、ｎ
進カウンタと２ｎ進カウンタを任意に選べるため、回路
の併用か可能になり、そのことによる回路の大規模な簡
略化が可能になるという効果を有する。
【図１】本発明の一実施例のフリップ・フロップを示す
回路図である。
回路図である。
【図２】図１の動作を示す波形図である。
【図３】（ａ），（ｂ）は従来のフリップ・フロップの
それぞれ回路図、動作波形図である。
それぞれ回路図、動作波形図である。
【図４】図１のフリップ・フロップを用いたカウンタを
示すブロック図である。
示すブロック図である。
【図５】図４の一動作状態を示す波形図である。
【図６】図４の他の動作状態を示す波形図である。
１，２，３，４，１３，１４ インバータ ５，６，７，８，９，１０，１１，１２ トランスフ
ァーゲート １５，１６，１７ 基本フリップ・フロップ １８ 出力論理反転端子付フリップ・フロップ １９ 一時記憶部 ２０ 信号保持部
ァーゲート １５，１６，１７ 基本フリップ・フロップ １８ 出力論理反転端子付フリップ・フロップ １９ 一時記憶部 ２０ 信号保持部
Claims (1)
- 【請求項１】 クロック信号により入力信号を記憶する
一時記憶部と、前記一時記憶部の出力信号を保持しかつ
出力反転信号も出力する信号保持部とを備えたフリップ
・フロップにおいて、前記信号保持部は、前記出力信号
及び前記出力反転信号をそれぞれ二分し、二分した前記
信号のそれぞれにトランスファーゲートを接続し、前記
出力信号からの前記トランスファーゲートの出力をそれ
ぞれ出力端子及び反転出力端子に接続し、また前記出力
反転信号からの前記トランスファーゲートの出力をそれ
ぞれ前記反転出力端子及び前記出力端子に接続し、前記
トランスファーゲートのそれぞれのゲート部に接続する
出力論理反転端子を設けたことを特徴とするフリップ・
フロップ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4039994A JPH05243918A (ja) | 1992-02-27 | 1992-02-27 | フリップ・フロップ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4039994A JPH05243918A (ja) | 1992-02-27 | 1992-02-27 | フリップ・フロップ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05243918A true JPH05243918A (ja) | 1993-09-21 |
Family
ID=12568486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4039994A Withdrawn JPH05243918A (ja) | 1992-02-27 | 1992-02-27 | フリップ・フロップ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05243918A (ja) |
-
1992
- 1992-02-27 JP JP4039994A patent/JPH05243918A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6348007A (ja) | フリツプフロツプ | |
| US3679913A (en) | Binary flip-flop employing insulated gate field effect transistors and suitable for cascaded frequency divider operation | |
| JPH0795013A (ja) | エッジトリガ型フリップフロップ | |
| JPH05243918A (ja) | フリップ・フロップ | |
| JPH05227040A (ja) | シリアル・パラレル変換回路 | |
| JPS62501322A (ja) | 論理回路 | |
| JPS609221A (ja) | テスト機能付分周回路 | |
| JPH0334617A (ja) | フリップフロップ回路 | |
| JP2923175B2 (ja) | クロック発生回路 | |
| JPS63211914A (ja) | マスタスレ−ブ型フリツプフロツプ回路 | |
| JP2797355B2 (ja) | Ｄ形フリップフロップ回路 | |
| JPH01183211A (ja) | 信号保持回路 | |
| JPH03204027A (ja) | 乗算回路 | |
| JPH05273314A (ja) | 半導体論理集積回路 | |
| JPH0653819A (ja) | 同期式カウンタ | |
| JPH04181186A (ja) | 集積回路のテストモード設定回路 | |
| JPH021616A (ja) | プロブラマブル入出力回路 | |
| JPH02280411A (ja) | Ｄフリップフロップ回路 | |
| JPS6137718B2 (ja) | ||
| JPH11163718A (ja) | 論理ゲート | |
| JPH05291895A (ja) | クロック選択回路 | |
| JPH06160492A (ja) | 半導体集積回路及びその試験方法 | |
| JPS6020633A (ja) | 同期式論理回路 | |
| JPS59122024A (ja) | プログラマブル分周装置 | |
| JPH04330819A (ja) | フリップフロップ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |