SU396832A1 - Д-триггер с задержкой - Google Patents

Description

1

Изобретение относитс  к вычислительной технике и может быть использовано при построении различных устройств дискретной переработки информа ции на схемах с непосредственными св з ми.

Известен Д-триггер с задержкой, содержащий вспомогательный триггер с раздельными входами на двух элементах «2И-2ИЛИ- НЕ и основной триггер на элементе «2И- НЕ и «2И-2ИЛИ-НЕ, выходы которого подключены ж установочным входам вспомогательного тритгера. Недостатком известных Д-триггвров  вл етс  их сложность.

Предлагаемое устройство отличаетс  от известного тем, что с целью его упрощени  neipBbie входы левого « правого вентилей и элемента «2И-2ИЛИ-НЕ основного триггера объединены -и подключены к выходу до .пол ительного элемента «пИ- нИЛИ-НЕ, пер.вые входы всех вентилей «И которого объединены и нодключены ко второму входу правого вентил  «И элемента «2И-2ИЛИ- НЕ основного триггера и к тактовому входу вспомогательного триггера, образу  тактовый вход Д-триггер а, а все оставшиес  входы вентилей и дополнительного элемента «пИ-  ИЛИ - НЕ образуют Д-входы триггера.

На чертеже изображена блок-схема предлагаемого Д-триггера.

Д-триггер с задержкой включает в себ  основной триггер на инверторах /, 2 и логических схемах «И 3, 4, 5, 6, образующих два элемента «2И-2ИЛИ-НЕ, вспомогательный

триггер Hai инверторах 7, S и логических схемах «И 9, 10, П, образующих элементы «2И-НЕ и «2И-2ИЛИ-НЕ, а также входной инвертор 12 с логическими схемами «И 13, 14, 15 на входе, образующие дополнительный элемент «nil - /г11ЛИ - НЕ.

Примем условно высокий уровень напр жени  за «1, низккй за «О. Тогда при нулевой Д-функции на входе триггера, что  вл егс  следствием нулевого сигнала на одном т

входов каждой логической схемы 13, 14, 15. с приходом положительного уровн  напр жени  от источника стробирующего сигнала вспомогательный триггер устанавливаетс  в «нулевое состо ние (инвертор 8 открыт, иивертор 7 закрыт), так как на выходе инвертора 12 в это врем  действует единичный сигнал.

С приходом нулевого уровн  стробирующего сигнала: вход вспомогательного триггера

оказываетс  заблокированным, а состо ние

его передаетс  в основной триггер (на выходе

Q устанавливаетс  низкий уровень,на выходе

Q высокий уровень). Данное состо ние Дтриггера принимаетс  за нулевое.

Если к моменту прихода стробирующего сигнала входна  Д-функци  принимает единичное значение, на выходе инвертора 12 устанавливаетс  нулевой уровень и вспомогательный триггер устанавливаетс  в единичное состо ние (инвертор 8 закрыт, инвертор 7 открыт). С приходом нулевого уровн  стробирующего сигнала единида передаетс  в основной триггер (на выходе Q по вл етс  единица, Hai выходе Q нуль).

Предмет изобретени 

Д-триггер с задержкой, содержащий вспомогательный триггер с раздельными входами на двух элементах «2И-2ИЛИ-НЕ и основной триггер на элементе «2И-НЕ и

«2И-2ИЛИ-НЕ, выходы которого подключены к установочным входам вспомогательного триггера, отличающийс  тем, что, с целью упрощени  устройства, первые входы левого и правого вентилей «И элемента «2И- «2ИЛИ-НЕ основного триггера объединены И {Подключены « выходу дополнительного элемента ««И-«ИЛИ-НЕ, первые входы всех вентилей «И которого объединены и подключены ко второму входу правого вентил  «И элемента «2И-2ИЛИ-НЕ основного триггера и к тактовому входу вспомогательного триггера, образу  тактовый вход Д-триггера, а все оставшиес  входы вентилей «И дополнительного элемента «/гИ - лИЛИ - НЕ образуют Д-входы триггера.

А А

в HI

Cmpoij

Bxt,