JPS629597A - 双方向シフトレジスタ− - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシフトレジスターに関し、さらに詳しくはデー
タの進む方向が双方向である双方向シフトレジスターに
関する。

〔従来の技術〕

マトリックス液晶パネル等の透明な平面画像表示装置の
信号電極や走査電極の選択や駆動を行うのにシフトレジ
スターを持つ回路を用いることが多い。そこで第５図に
従来のシフトレジスターを示した。第５図面は従来のシ
フトレジスターの単位ブロックの回路図、第５図（Ｂｌ
は第５図面の動作を示すタイミングチャートである。第
５図において、５０１．５０２．５０３．５０４はイン
バータ、５０５．５０６．５０１３．５０９．５１１は
トランスミッションゲートで、上向きと下向きの矢印は
トランスミッションゲートの開閉を制御するクロックが
それぞれハイレベルとローレベルの時に導通状態になる
ことを示しており、ＤＡＴＡはシフトレジスター内を移
動するデータ、ＣＫはトランスミッションゲートの開閉
を制御するクロック、Ｂ５０１とＢ５０６はそれぞれイ
ンバータ５０１と５０３の出力である。第５図において
、先づデータはクロックがハイレベルになるとトランス
ミッションゲート５０５を通ってインバータ５０１に入
力し、次にクロックがローレベルになると、トランスミ
ッションゲート５０５が非導通になり、トランスミッシ
ョンゲート５０６が導通となるので、インバータ５０１
と５０２により構成されるマスク〕部のラッチは、クロ
ックがローレベルになる直前に入力していたデータを保
持し、またクロックがローレベルになるとトランスミッ
ションゲート５０８が導通となるので、保持状態のイン
バータ５０１の出力がインバータ５０３に入力する。次
にクロックがノ・イレベルになるζマスタ一部は上記と
同様の動作を繰り返し、トランスミッションゲート５０
８，５０９，５１１はそれぞれ非導通、導通、導通とな
るので、インバー。

り５０３と５０４により構成されるスレーブ部のラッチ
は、クロックがノーイレベルになる直前の内容を保持し
、さらに次段のシフトレジスターの単位ブロックに゛ト
ランスミッションゲート５１１を通してインバータ５０
３の出力を伝える。　　　−このようにして液晶パネル
にメモリー機能のないパッシブマトリックスでは、階調
表示をするために信号電極に対応したシフトレジスター
の特定の単位ブロックに階調データをクロックによって
与えられる時系列に従って′移動と配置をする。また、
液晶パネルに°メモリー機能のあるアクティブマトリッ
クスの信号電極駆動回路や、パッシブマトリックスの走
査電極駆動回路では、それぞれ一本の電極を駆動する回
路を選択するのにシフトレジスターを用℃・ている。

〔発明が解決しようとする問題点〕

しキしながら、従来のシフトレジスターケ用いた電極駆
動回路で透明な平面画像表示装置に映した画像を、鏡に
反射させたり、装置の裏面から見たりすると、画像の左
右や上下が反転してしまうという問題があった。本発明
の目的は以上の欠点を改良し、汎用性の高いシフトレジ
スターを提供本発明の構成は、第１と第２と第３と第４
のインバータ作用を持つ素子と、第１と第２と第３と第
４と第５と第６と第７のトランスミッションゲートによ
り作られる単位ブロックを直列配置したことを特徴とし
ている。

〔実施例〕

第１図は本発明の第１の実施例を示し、第１図面はデー
タを図の左から右へ移す時の双方向シフトレジスターの
単位ブロックの回路図、第１図（Ｂｌはデータを図の右
から左へ移す時の双方向シフトレジスターの単位ブロッ
クの回路図、第１図（０は第１図（２）の回路の動作を
示すタイミングチャート、第１図〕は第１図口の回路の
動作を示すタイミングチャートである。第１図において
、１０１．１０２．１０６．１０４はインバータ、１０
５．１０６．１０７．１０８．１０９．１１０．１１１
はトランスミッションゲートであり、トランスミッショ
ンゲート１０５〜１１１の内部の上向きの矢印と下向き
の矢印はトランスミッションゲートの開閉を制御するク
ロックがそれぞれノ・イレベル、ローレベルのときに導
通状態になることを示し、トランスミッションゲートを
示す円内に矢印がないものは常に導通状態になっている
ことを示しており、ＤＬは第１図（２）の図の左側から
入力するデータ、ＤＲは第１図の）の図の右側から入力
するデータ、ＣＫはトランスミッションゲートの開閉を
制御するクロック、Ｃ１０１、ＣｌＯ３はデータＤＬに
対するそれぞれインバータ１０１゜１０６の出力、Ｄ１
０６、Ｄ１０４はデー′りＤＲに対するそれぞれインバ
ータ１０６．１０１の出力である。

第１図面と第１図（０において、双方向シフトレジスタ
ーがデータを図の左から右へ移す場合には、トランスミ
ッションゲート１０７．１１０は常に導通状態になるよ
うに制御されており、先づクロックＣＫがハイレベルに
なるとトランスミッションゲート１０５が導通状態とな
り、データＤＬはトランスミッションゲート１０５を通
ってインバータ１０１に入力し、次にクロックＣＫがロ
ーレベルになるとトランスミッションゲート１０５が非
導通となり、トランスミッションゲート１０６　゛が導
通となるので、インバータ１０１と１０２で構成される
マスタ一部のラッチは、クロックＣＫがローレベルにな
る直前にインバータ１０１に入力していたデータを保持
し、またクロックＣＫがローレベルのときにはトランス
ミッションゲート１０８が導通状態になるのでインバー
タ１０１の出力がインバータ１０３へ入力する。さらに
次にクロックＣＫがハイレベルになるとマスタ一部は上
記と同様の動作を繰り返し、トランスミッションゲート
１０８．１０９．１１１はそれぞれ非導通、導通、導通
となるので、インバータ１０３と１０４で構成されるス
レーブ部のラッチは、クロックＣＫがハイレベルになる
直前にスレーブ部に入力していたデータを保持し、次段
のシフトレジスターの単位ブロックにトランスミッショ
ンゲート１１１を通してインバータ１０６のデータを伝
える。このようにして、第１図面の回路はデータＤＬを
クロックＣＫに同期して図の左から右へ移すシフトレジ
スターの単位ブロックの機能を持つ。

一方、第１図（Ｂｌと第１図の）において、双方向シフ
トレジスターがデータＤＲを図の右から左へ移す場合に
は、トランスミッションゲート１０６と’＋０９は常に
導通状態になるように制御されており、第１図（Ｂは第
１図面と対称な回路構成になっているので、第１図ＣＢ
）の回路はデータＤＲをクロックＣＫに同期して図の右
から左へ移し、データを右から左へ移すシフトレジスタ
ーの単位ブロックになる。

以上の説明から、インバータ１０１．１０２．１０６．
１０４とトランスミッションゲート１０５．１０６．１
０７．１０８．１０９．１１０、イ１１により構成され
る第１図の第１の実施例の回路を単位ブロックとして、
これを直列配置するとデータの転送方向が双方向の双方
向シフトレジスターが構成できる。この際、単位ブロッ
クを直列結合する場合にトランスミッションゲ−）１０
５や１１，１は前段や次段の単位ブロックと重複してし
まうので、全体の回路を簡単にするために共通化できる
。また、第１図の第１の実施例の回路の場合、各単位ブ
ロックとしての出力はデータを左から右へ移す場合には
インバータ１０３の出力になり、データを右から左へ移
す場合にはインバータ１０２の出力になる。

第２図は第１図の第１の実施例の単位ブロックの制御系
を示す回路図である。第２図において、第１図と同じ番
号は同じ素子を示し、トランスミッションゲートはＮ−
ＭＯＳＦＥＴとＰ−ＭＯＳＦＥＴで構成してあり、２０
１，２０３．２０５．２０６はインバータ、２０２．２
０４はオア、Ｄ／Ｑはデータの入力端と次段の単位ブロ
ックへの出力端の兼用端子、ＱＲ，ＱＬは単位ブロック
としての出力端で、それぞれデータを右から左、左から
右に移す場合に対応し、ＣＫはデータの転送用のクロッ
ク、ＣＮはデータの移動方向を制御する制御信号である
。

第２図において制御信号ＣＮがローレベルであるとトラ
ンスミッションゲート１０７と１１０は常に導通状態に
なり、第１図面の回路と等しい動作をし、ＣＮがハイレ
ベルであるとトランスミッションゲート１０６と１０９
は常に導通状態になるので第一１図（Ｂｌの回路と等し
い動作をする。

第３図は双方向シフトレジスターの単位ブロックとして
の出力を取り出す回路例を示し、第３同図は第１図の第
１の実施例から直接出力を取り出す場合で、第゛３図０
３）は第１の実施例の単位ブロックを直列配置し、さら
に単位ブロックの半分を付加した場合の出力の取り出し
方を示す回路図である。第３図において第１図と同じ番
号は同じ素子であり、６０１はア゛ンドとオアで構成し
たセレクトゲート、３０２．６０４はインバータ、３０
３はエクスクル−シブオア、ＣＮはデータの転送方向を
制御する制御信号であ漬。

第３同図においてトランスミッションゲート１０５．１
０８．１１１の円内の矢印の上向きと下向きはトランス
ミッションゲートがそれぞれ開閉の制御クロックのハイ
レベル、ローレベルテ導通状態になることを示し、トラ
ンスミッションゲー　ト１０６．１０７．１０９．１１
０の円はデータの転送方向に従って第１図の第１の実施
例に対応して、トランスミッションゲートが動作するこ
とを示している。第３同図において制御信号ＣＮのロー
レベル、ハイレベルに従って単位ブロックとしての出力
をそれぞれインバータ１０３と１０２から取り出す。

第”３図（Ｂｌにおいて、図の単位ブロックを直列配置
し、さらに一番右側の最終段の単位ブロックに、図の単
位ブロックの半分で構成したラッチを追加した単位ブロ
ック列では、第３図（Ｂｌはデータを図の左から右へ移
す場合には第１回置の第１の実施例の場合と同様に単位
ブロックのマスタ一部がインバータ１０１と１０２で構
成されるラッチでスレーブ部がインバータ１０３と１０
４で構成されるラッチになる。一方データを右から左へ
移す場合には、一番右側にラッチを追加したので図の右
側に直列結合したシフトレジスターの単位ブロックのラ
ッチに対してインバータ１０６と１０４に構成されるラ
ッチがスレーブ部になり、図の左側に直列結合したシフ
トレジスターの単位ブロックのラッチに対してインバー
タ１０１と１０２で構成されるラッチはマスタ一部にな
り、全体として単位ブロック列が半分右へ移動した構成
になる。

このため、第３図囚においてトランスミッションゲート
１０５．１０８．１１１はデータを左から右に移すとき
には第１図と同じクロックが入力し、トランスミッショ
ンゲート１０６と１０９に入力するクロックはそれぞれ
トランスミッションケート１０５と１０８に入力するク
ロックの反転であり、トランスミッションゲート１０７
と１１０は導通状態である。−力筒３図（Ｂｌでデータ
を右から左へ移す場合には、トランスミッションゲート
１０５．１０７．１０８．１１０．１１１に入力するク
ロレフは第１図の第１の実施例に対−し反転させること
により、シフトレジスターにおいて単位ブロックが半分
移動したことに対する補整ができる。この結果、インバ
ータ１０３の出力はデータを左から右へ移すときに単位
ブロックの正転出力、データを右から左へ移すときに反
転出力とな為ので、制御信号ＣＮとエクスクル−シブオ
ア３０３により単位ブロックの出力が取り出せる。

さらに第３図０３）において、データを図の右から左へ
容す場合に単位ブロック列に入力するデータを反転させ
ると、インバータ１０６の出力は結果として元のデータ
の正転出力になるのでエクスクル−シブオア３０３を省
略することができる。

第４図は、本発明の第２の実施例を示す回路図である。

第°４図において、第１図と同じ番号は同じ素子で、４
０１．４０２．４０６．４０４は通常はインバータ動作
をし、双方向シフトレジスターの初期化するときにセッ
トパルスまたはリセットパルスの入力するノアである。

ノア４０１〜４０４のかわりにナンドを用いることもで
きる。

〔発明の効果〕

以上の説明から明らかなように、データの進む方向が双
方向性である本発明の双方向シフトレジスターでは、画
像の左右反転や上下反転が簡単に行えるなど電子機器の
機能が向上し、汎用化する。

【図面の簡単な説明】

第１回置はデータを左から右に移す場合の本発明の第１
の実施例の回路図、第１図（Ｂｌはデータを右から左へ
移す場合の本発明の第１の実施例の回路図、第１図（０
、第１図の）はそれぞれ第°１図面、（Ｂｌの回路のタ
イミングチャート、第２図は第１の実施例の制御系を示
す回路図、第３図面は第１の実施例から単位ブロックの
出力を取り出す場合の回路図、第３図の）は第１の実施
例にラッチを追加して単位ブロックの出力を取り出す場
合の回路図、第４図はノアを用いた本発明の第２の実施
例の回路図、第５回置は従来のシフトレジスターの単位
ブロックの回路図、第５図（Ｂｌは第５回置のタイミン
グチャート。 １０１〜１０４・・・・・・インバータ、１０５〜１１
１・・・・・・トランスミッションケート、４０１〜４
０４・旧・・ノア。 第１図 （Ａ） （Ｂ） 第１図 （Ｃ） （Ｄ） 第５図 （Ａ）

Claims (1)

【特許請求の範囲】
1. 　第１と第２と第３と第４のインバータ作用を持つ素子
   と、第１と第２と第３と第４と第５と第６と第７のトラ
   ンスミッションゲートにより構成される単位ブロックを
   直列配置したことを特徴とする双方向シフトレジスター
   。