JPH0290829A - ビット位相同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、成る第１のクロックと同期して入力する入力
データを、該第１のクロックの周波数のＮ倍（但しＮは
自然数）の周波数をもち、該第１のクロックとは独立し
た位相をもつ第２のクロックに同期させて出力データと
して出力するビット位相同期回路に関するものである。

〔従来の技術〕

データを、データと同一周波数で独立なビット位相を持
つクロックに乗せ替えて出力する従来のビット位相同期
回路としては、第４図に示す構成のエラスティックスト
アが一般に知られている。

第４図において、エラスティックストアＥＳは、入カク
ロソク（１）　ＣＩに同期して入力データＤを書き込ま
れ、書き込まれたそのデータをクロック（１）Ｃ１とは
同一周波数で独立なビット位相を持つクロック（２）　
Ｃ２に同期して読み出すことで、ビット位相の同期した
データを出力している。

第５図は第４図の構成をさらに詳細に示した構成図であ
る。第５図に見られるように、エラスティックストアＢ
Ｓは、メモリＭとこれへの書き込みカウンタＷＫ、読み
出しカウンタＲＫから構成される。メモリＭにはデータ
をランチするフリップフロップＭＥＭが８個設けである
が、必要に応じて個数を変えてもよい。

動作を以下に説明する。書き込みカウンタＷＫはクロッ
ク（１）Ｃ１で動作しており、これに同期したデ・−タ
Ｄを入力してＭＥＭｌからＭＥＭ８まで順次書き込みを
繰り返す。一方、読み出しカウンタＲＫはクロック（１
）と周波数は同一であるが独立のビット位相を持つクロ
ック（２）　Ｃ２で動作しており、フリップフロップＭ
ＥＭからのデータの読み出しを順次繰り返す。両カウン
タの動作開始時に、両者の初期位相を半周期ずらす、即
ちＭＥＭ５に書き込む時にＭＥＭｌから読み出すように
設定すれば両者が同一周波数で動作しているため、その
後、半周期ずれた状態で書き込み、読み出しを繰り返す
。

以上説明した動作を行えば、エラスティックストアにク
ロック（１）とこれに同期したデータを加えることで、
クロック（２）に同期したデータが出力データとして読
み出される。

従来のエラステインクストアでは、クロック（１）とク
ロック（２）が同一周波数ならばデータを後者の位相に
乗せ替えることができる。しかし、周波数が異なる場合
、例えばクロック（２）がクロック（１）のＮ倍（但し
Ｎは自然数）の周波数であった場合には、読み出しカウ
ンタが書き込みカウンタよりもＮ倍速く動作するため、
データのスリップが生じる。

〔発明が解決しようとする課題〕

上記従来技術では、クロック（１）とクロック（２）の
周波数が同一であることが前提であるため、例えば、空
間分割型スイッチの入り側でエラスティックストアを用
いて全入力端子の位相を揃えようとすると、異なる多く
の方路から到着するデータの速度が異なる場合には、適
応できないという問題があった。

本発明の目的は、このような問題点を解決し、異速度の
データに対して同一の回路構成でデータと独立な位相を
もつクロックに乗せ替えて出力することのできるビット
位相同期回路を提供する事にある。

〔課題を解決するための手段〕

上記目的達成のため、本発明では、第１のクロックと同
期して人力する入力データを、前記第１のクロックの周
波数のＮ倍（但しＮは自然数）の周波数をもち、該第１
のクロックとは独立した位相をもつ第２のクロックに同
期させて出力データとして出力するピント位相同期回路
において、前記第１のクロックを人力され、その周波数
をＮ倍に逓倍して逓倍クロックとして出力するクロック
逓倍回路と、前記入力データを前記逓倍クロックに同期
して書き込まれ、書き込まれた該データを前記第２のク
ロックに同期して読み出して出力データとして出力する
エラステインクストアと、を具備した。

〔作用〕

クロック逓倍回路は、第１のクロックを入力され、その
周波数をＮ倍に逓倍して出力する。エラスティックスト
アでは、入力データを前記逓倍クロックに同期して書き
込まれ、書き込まれた該データを前記第２のクロックに
同期して読み出して出力データとして出力する。こうし
て第１のクロックと同期して入力する入力データを、該
第１のクロックの周波数のＮ倍の周波数をもち、該第１
のクロックとは独立した位相をもつ第２のクロックに同
期させて出力データとして出力することができる。

〔実施例〕

以下、本発明の一実施例を図面により説明する。

第１図は、本発明の一実施例としてのビット位相同期回
路を示す構成図である。同図に見られるように、本発明
によるピント位相同期回路１は、従来構成のエラスティ
ックストアＥＳと逓倍回路２により構成され、クロック
（３）とこれに同期したデータ、クロック（３）のＮ倍
の周波数をもちクロック（３）とは独立なビット位相を
もつクロック（２）が入力される。

次に、動作を説明する。クロック（３）とこれに同ル１
したデータＤを第４図の場合と同様にエラスティックス
トアＥＳに入力する。一方、クロック（３）のＮ倍の周
波数をもちピント位相が独立なりロック（２）を入力す
る。この際、クロック（３）は制御信号に基づき逓倍回
路２においてクロック（２）と同一の周波数（Ｎ倍）に
逓倍され、クロック（１）としてエラスティックストア
ＥＳの端子Ｃ１に入力される。エラスティックストアＥ
Ｓではクロック（２）に同期したデータが端子Ｑから出
力されるが、この出力データはクロック（３）とも同期
していることは言うまでもない。

第２図は、第１図の各部信号のタイムチャートを示して
いる。この第２図はＮ＝３の場合であり、データとクロ
ック（３）が入力されている。入力データは、ａｌ　〜
ａ８．ｂｌ　〜ｂ８の順番で到着し、クロック（１）の
立ち上がりでＭＥＭＩ−ＭＥＭ８に順次書き込まれる。

ＭＥＭとは、エラスティックストアＥＳ内のフリップフ
ロップであり、第５図で説明済みである。

各々のＭＥＭでは、８クロツクに１回しかデータが書き
込まれないため、データの長さは８倍に広がっている。

この図では、時刻ｔｌｌでＭＥＭＩにデータｂ１、時刻
ｔ１５でＭＥＭ５にデータｂ２が書き込まれており、各
々データｂ１、ｂ２が８倍に広がっている。

なお、クロック（３）を３倍の速度に逓倍し、これをク
ロック（１）としている。

ＭＥＭからの読みだしは、書き込みと半周期程度ずれて
行われる。この図ではＭＥＭＩにデータが書き込まれて
いる時刻ｔｌｌに、これと接近した時刻ｔ２５において
、ＭＥＭ５から以前書かれたデータａ６が読みだされて
いる。読み出されるデータは、クロック（２）と同期し
ている。

このようにして、クロック（３）のＮ倍の速度をもつク
ロック（２）に入力データを乗せ替えることができる。

第３図は、第１図中の逓倍回路の一構成例を示すブロッ
ク図である。第３図において、×し、×Ｍ（Ｌ、Ｍ：自
然数）など複数種類の逓倍器Ｐとこれらの出力の中から
１個を選択するセレクタＳＥＬが設けられ、クロック（
３）が各逓倍器にマルチ入力される。各逓倍器からの出
力がセレクタＳＥＬに加えられ、制御信号を基にこれら
の出力がクロック（１）として選択出力される。

〔発明の効果〕

以上説明したように、本発明によるビット位相同期回路
は、逓倍回路と従来構成のエラスティックストアにより
構成されているため、データをこのＮ倍の速度をもちビ
ット位相が独立なりロックに乗せ替えることができる。

これにより、空間分割型スイッチの全入力に本発明によ
るビット位相同期回路を設ければ、データの速度が例え
ば５０　Ｍ　ｂ　／　ｓ、１５０　Ｍ　ｂ　／　ｓ、６
００　Ｍ　ｂ　／　ｓなどと異なる場合でも、簡易な制
御によってデータを共通りロックに乗せ替えることが可
能となるため、空間分割型スイッチを共通りロックで動
作させることができ、スイ・ソチを高速化できる利点の
みならず同期設計が容易になる利点が生ずる。

【図面の簡単な説明】

第１図は本発明の一実施例としてのビ・ノド位相同期回
路を示す構成図、第２図は第１図の回路動作を示すタイ
ムチャート、第３図は第１図中の逓倍回路の構成を示す
ブロック図、第４図はエラスティックストアから成る従
来のピント位相同期回路を示す構成図、第５図はエラス
ティックストアから成る従来のビット位相同期回路の動
作原理説明図、である。 符号の説明 １・・・本発明によるビット位相同期回路、２・・・逓
倍回路 代理人　弁理士　並　木　昭　夫

Claims (1)

1. 【特許請求の範囲】 １）第１のクロックと同期して入力する入力データを、
   前記第１のクロックの周波数のＮ倍（但しＮは自然数）
   の周波数をもち、該第１のクロックとは独立した位相を
   もつ第２のクロックに同期させて出力データとして出力
   するビット位相同期回路において、 前記第１のクロックを入力され、その周波数をＮ倍に逓
   倍して逓倍クロックとして出力するクロック逓倍回路と
   、前記入力データを前記逓倍クロックに同期して書き込
   まれ、書き込まれた該データを前記第２のクロックに同
   期して読み出して前記出力データとして出力するエラス
   ティックストアと、から成ることを特徴とするビット位
   相同期回路。