JPS63105513A

JPS63105513A - 同期クロツクの変更方法およびその装置

Info

Publication number: JPS63105513A
Application number: JP61251329A
Authority: JP
Inventors: Narimitsu Yamaoka; 成光山岡; Kazuyuki Ito; 一之伊藤; Kenji Iwamoto; 賢治岩本
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1986-10-22
Filing date: 1986-10-22
Publication date: 1988-05-10
Anticipated expiration: 2011-09-18
Also published as: JP2535848B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】「産業上の利用分野」この発明は、例えば、画像表示回路等においてマスタク
ロック（ドツトクロックパルス）を変更する際に用いて
好適な同期クロックの変更方法およびその装置に関する
。

「従来の技術」ＣＲＴ表示装置等に画像を表示させる画像表示回路にお
いては、表示面の１ドツト表示タイミングに対応する周
期を有するドツトクロックパルスをマスタクロックとし
て用いる。そして、画像表示回路の各部は、すべてドツ
トクロックパルスに基づいて動作する。

一方、画像表示においては、通常各種表示モードが設定
されていることが多く、１画面中におけるドツト数（水
平および垂直方向のドツト数）も各モードによって異な
ることが多い。したがって、画像表示回路においては、
ドツトクロックパルスを表示モードに応じた周波数のも
のに適宜切り換える機能を有する必要がある。

この場合、従来のドツトクロックパルスの切換方法は、
例えば、マルチプレクサの複数の入力端に各種周波数の
ドツトクロックパルスを供給しておき、このマルチプレ
クサを切り換えてドツトクロックパルス選択するという
方法であった。

「発明が解決しようとする問題点」ところで、マルチプレクサによってドツトクロックパル
スを切り換えると、切換直後においては、“ｌ”レベル
期間もしくは“０”レベル期間が極端に短いパスルが出
力されることがある。そして、このようなパスルが出力
されると、回路内におけるレジスタやメモリ部等に誤動
作が生じ、保持すべきデータが破壊されたり、消去され
たりする不都合が生じた。例えば、カラーコードをｒ（
ＧＢデジタルカラーデータに変換するカラーパレットが
、その安定動作のためにドツトクロックパルスの“ｌ°
レベル期間（アクティブ側レベルの期間）が所定期間維
持されていなければならない場合において、“１“レベ
ル期間の短いドツトクロックパルスが出力されると、カ
ラーパレット内のデータが破壊もしくは消去されて、そ
の後の画像表示が不可能となる事態が生じた。

この発明は、上述した事情に鑑みてなされたもので、回
路内の同期クロックとして使用されるクロック（ドツト
クロックパルス等）を変更した場合であっても、回路に
誤動作が生じない同期クロックの変更方法を提供するこ
とを目的としている。

「問題点を解決するための手段」この発明は、上記問題点を解決するために、以下の手段
を有している。

まず、この発明による同期クロック変更方法にあっては
、第１の入力端に周波数の異なる複数のクロックを択一
的に供給するとともに、第２の入力端に所定の代替クロ
ックを供給し、定常時においては前記第１の入力端に供
給されているクロックをマスタクロックとして使用し、
かつ、前記マスタクロックの周波数を切り換える際にお
いては、マスタクロックが非アクティブ側レベルになっ
たときにレベル固定し、その後に前記代替クロックが非
アクティブ側のレベルになったタイミングにおいてこの
代替クロックをマスタクロックとして用いる第１の切換
処理と、前記代替クロックがマスタクロックとして使用
されている間に前記第１の入力端に供給されているクロ
ックの周波数を切り換える第２の切換処理と、この第２
の切換処理に続いて行われ、前記マスタクロックが非ア
クティブ側レベルになったときにレベル固定し、その後
に前記第１の入力端に供給されているクロックが非アク
ティブ側のレベルになったタイミングにおいてマスタク
ロツタとして用いる第３の切換処理とを行うことを特徴
としている。

また、この発明による同期クロック変更装置にあっては
、周波数の異なる複数のクロック信号が択一的に供給さ
れる第１の入力端子と、代替クロックが供給される第２
の入力端子と、前記第１もしくは第２の入力端子に供給
されているクロックのいずれか一方を選択するセレクト
手段と、このセレクト手段によって選択されたクロック
をマスタクロックとして出力するとともに、前記セレク
ト手段のセレクト動作にあたってマスタクロックのアク
ティブ側レベルが短くならないように、マスタクロック
が非アクティブ側のレベルになったときにレベル固定し
、かつ、新たに選択されたクロックが非アクティブ側の
レベルとなったタイミングにおいてマスタクロックとし
て出力させるゲート手段とを具備し、前記第１の入力端
に供給されているクロックの周波数を切り替える際は、
一端前記代替クロックに切り換え、この代替クロックが
マスタクロックとして使用されている間に第１の入力端
に供給されているクロックを切り換えその後に前記第１
入力端に供給されているクロックをマスタクロックとし
て出力さ仕ることを特徴としている。

「作用」マスタクロックの周波数切り換えの際に、アクティブ側
レベルの期間が短くなることがない。

「実施例」以下、図面を参照してこの発明の実施例について説明す
る。

第１図は、この発明の一実施例の全体構成を示すブロッ
ク図であり、図において、■は画像表示回路である。な
お、画像表示回路ｌの図に示す部分は、構成要素のうち
この発明に関する部分であり、画像制御を行う部分につ
いては、一般のものと同様であるので図示を省略した。

画像表示回路ｌは、ＣＰＵの制御の下にビデオＲＡＭ内
の画像データに基づいてＣＲ７表示装置等に画像表示を
行うようになっており、また、回路各部（カラーパレッ
ト、レジスタ等）はマスタクロックＭＣＫの“！”レベ
ル期間（アクティブ側の期間）を基準に動作するように
なっている。

次に、２．３は各々レジスタであり、ＣＰＵからドツト
クロックパルスＤ　ＣＫ　Ｉ−Ｄ　ＣＫ　ｎのいずれか
を選択するセレクトデータが供給されるようになってい
る。この場合、レジスタ３には前回のセレクトデータが
記憶され、レジスタ２には最新のセレクトデータが８己
憶される。５はレジスタ２．３の出力データを比較し、
これらが異なっている場合に、信号ＳＩを出力するコン
パレータである。６は信号Ｓ、が供給されると、所定時
間後に信号ＳＣへ（“１“信号）を出力し、信号ＳｃＡ
の出力後さらに所定時間経過すると信号５ＣＢ（“ｌ”
信号）を出力ずろ制御信号発生回路である。なお、各信
号ＳＣＡ、ＳＣＢの出力タイミングおよびパルス幅につ
いての詳細については後述する。

ＩＯはレジスタであり、画像表示回路ｌの書き込み動作
によって、レジスタ２内のセレクトデータが書き込まれ
る。１１は、入力端にドツトクロックパルスＤＣＫＩ〜
ＤＣＫｎが供給されているセレクタであり、レジスタ１
０内のセレクトデータに対応するドツトクロックパルス
を選択し、クロック切換回路７の入力端Ｔ、に供給する
。また、セレクタ１１はドツトクロックパルスＤＣＫｎ
をクロックパルスＦＣＫとしてクロック切換回路７の入
ツノ端Ｔ、に供給する。クロック切換回路７は、セレク
タ１１から供給されるドツトクロックパルスをマスタク
ロックＭＣＫとして、画像表示回路ｌの各部に供給する
回路であり、その詳細は第２図に示すようになっている
。

第２図において、２０はセレクタであり、端子ＳＢに“
１”信号が供給されると入力端Ｂを選択し、端子ＳＢに
“０”信号が供給されると入力端へを選択する。このセ
レクタ２０の入力端Ａ、　Ｂには、各々端子Ｔ、、Ｔ、
を介してドブトクロックパルスＤＣＫおよび代替クロッ
クパルスＦＣＫが供給される。したがって、セレクタ２
ｏの出力パルスは、クロックパルスＦＣＫもしくはドツ
トクロックパルスＤＣＫのいずれか一方のパルスとなる
。この場合、画像表示回路１が通常の画像表示動作を行
っているときは、セレクタ２０の入力端Ｂが選択されて
、ドツトクロックパルスＤＣＫが出力されるようになっ
ている。このセレクタ２゜の出力信号ＹＣＫは、アンド
ゲートＡＮＩを介してマスタクロックＭＣＫとして出力
される。

２１．２２，２３，２４．２５は、各々信号ＣＣＥ、Ｃ
ＬＣＩ、ＣＫＩ、ＣＫＳ、ＣＣを出力するＤフリップフ
ロップである。０ＲＩ−ＯＲ３はオアゲートであり、Ｉ
ＮＶＩ〜ＩＮＶ４はインバータである。信号ＲＥＳＥＴ
は、画像表示回路ｌの図示せぬ部分から所定のタイミン
グ（ｉＸ源投入時等）において出力されるリセット信号
であり、直接もしくはオアゲート０ｒａｌ、０１１３を
介してＤフリップフロップ２１，２２，２３，２４．２
５のリセット端子Ｒに供給される。また、Ｄフリップフ
ロップ２４は、そのクロック端子に信号ｓｃＢがディレ
ィ２７を介して供給され、リセット端子Ｒに信号ＳＣＡ
がディレィ２８、オアゲートＯｎ＋を介して供給され、
データ入力端りに常時“ｌ”信号が供給されるようにな
っている。

次に、上記回路の動作を説明する。

まず、ＣＰＵがレジスタ２にセレクトデータを書き込む
。これにより、画像表示回路ｌは、レジスタ２に書き込
まれたセレクトデータを制御信号発生回路６から送出さ
れる制御信号に基づいてレジスタＩＯに書き込む。そし
て、ＣＰＵによってレジスタ２に書き込まれたセレクト
データが、現在選択されているものと異なるドツトクロ
ックパルスを選択すべきデータである場合は、レジスタ
２．３の出力データが異なるため、コンパレータ５が信
号Ｓｌを出力する。制御信号発生回路６は信号Ｓｌが供
給されると、信号ＳＣＡを出力する。

いま、第３図（ホ）に示すように時刻上、において信号
ＳＣＡが出力されたとすると、この信号ＳＣＡがディレ
ィ２８を通過した後オアゲートＯＲ１を介してＤフリッ
プフロップ２４のリセット端子Ｒに供給され、Ｄフリッ
プフロップ２４をリセットする。Ｄフリップフロップ２
４がリセットされると、第３図（ト）に示すように、信
号ＣＫＳが“０”信号になる。また、信号ＳＣＡは、オ
アゲートＯＲ２を介してＤフリップフロップ２１，２３
のデータ入力端りに供給される。そして、時刻ｔ、の後
のパルスＹＣＫの最初の立ち下がり時刻１１（第３図参
照）において、インバータＩＮＶ１、ＩＮＶ２の出力信
号が立ち上がると、Ｄフリップフロップ２１，２２．２
３が一斉にデータの取り込みを行う。この時、Ｄフリッ
プフロップ２１゜２３のデータ入力端りには信号５ＣＡ
（“１”信号）が供給されているから、時刻ｔ、におい
ては、Ｄフリップフロップ２１．２３の各出力信号ＣＣ
Ｅ、ＣＫ１ｈ４“１”信号に立ち上がる（第３図（す）
、（へ）参照）。そして、信号ＣＫＩが立ち上がると、
インバータＩＮＶ４の出力信号が”０”信号に立ち下が
り、アンドゲートＡＮＩが以後閉状態となってマスタク
ロックＭ　ＣＫが“０”レベル（非アクティブ側のレベ
ル）に固定される。また、インバータＩＮＶ４の出力信
号が立ち下がるト、インバータＩＮＶ３の出力信号が立
ち上がり、これにより、Ｄフリップフロップ２５が信号
ＣＫＳを取り込む。この時、信号ＣＫＳは“０°信号と
なっているから、Ｄフリップフロップ２５の出ツＪ信号
ＣＣが第３図（チ）に示すように“０”信号となる。こ
の信号ｃｃが“０”信号になると、セレクタ２０の端子
ＳＢに“０”信号が供給され、これにより、入力端Ａが
選択されて以後代替クロックパルスＦＣＫが信号ＹＣＫ
として出力される。

そして、信号ＹＣＫが次に立ち下がる時刻ｔ３において
は、再びＤフリップフロップ２１，２２゜２３がデータ
取り込みを行い、この結果、信号ＣＣＥ、ＣＫＩの値は
変わらずに“１”信号を維持するが、信号０ＬＣＩの値
は反転して“１”信号になる（第３図（ヌ）参照）。そ
して、信号ＣＬＣ１が“ｌ”信号になると、この“ｌ”
信号がオアゲートＯＲ３を介してＤフリップフロップ２
３のリセット端子に供給され、これにより、Ｄフリッブ
フロツブ２３の出力信号ＣＫＩが“０”信号になる（第
３図（へ）の時刻ｌ：４参照）。信号ＣＫＩが“０”信
号になると、インバータＩＮＶ４の出力信号が“ｌ”と
なり、アンドゲートＡＮ＋が開状態となる。アンドゲー
トＡＮＩが開状態となると、セレクタ２０の出力信号Ｙ
ＣＫがマスタクロックＭ　ＣＫとして出力される。信号
ＹＣＫは、信号ＣＣが“０”信号になった時点において
、ドツトクロックパルスＤＣＫから代替クロックパルス
ＦＣＫに切り換えられているから、時刻ｔ４においてマ
スタクロックＭＣＫとして出力されるのは、代替クロッ
クパルスＦＣＫである。また、信号ＹＣＫの立ち下がり
をトリガとして、アンドゲートＡＮＩが開状態となるの
で、時刻ｔ４においては、信号ＹＣＫは“０”レベルに
ある。したかって、信号Ｙ　ＣＫの次の“１”信号期間
（アクティブ側レベルの期間）は欠けることなく出力さ
れる。

このように、信号５ｉＣＡが立ち上がる時刻１゜から時
刻ｔ４に至る間の動作により、マスタクロックＭ　ＣＫ
が、ドツトクロックパルスＤ　ＣＫから代替クロックパ
ルスＦＣＫに切り換えられる。この切換に際してのマス
タクロックＭ　ＣＫは、第３図（ニ）に示すように、“
Ｉ”信号期間が極端に短いパルスは出力されず、必ず代
替クロックパルスＦＣＫらしくはＤＣＫのパルス幅が確
保される。

このように、一定のパルス幅が確保されるのは、ドツト
クロックパルスの切換開始を指示する信号ＳＣＡの立ち
」二かりに同期してアンドゲートＡＮ１が閉状態になり
、クロックパルスＤＣＫ−ＦＣＫの変換が行われた後の
代替クロックパルスＰＣＩ（の“０”レベル期間におい
て、アンドゲートが開状態に復帰するからである。

次に、時刻シｓにおいて、信号ＹＣ，Ｋが立ち下がると
、Ｄフリップフロップ２１，２２．２３がデータ取り込
みを行うが、この時点においては、各々の出力信号ＣＣ
Ｅ、０ＬＣＩ、ＣＫＩは前回値を保持する。そして、時
刻し。になると信号ＳＣΔが立ち下がり、時刻Ｌ７にな
るとＤフリップフロップ２■が信号ＳＣＡを取り込んで
信号ｃｃＥを“０”信号とする（第３図（す）参照）。

この信号ＳＣＡのパルス幅は、マスタクロックＭＣＫが
ドツトクロックパルスＤＣＫから代替クロックパルスＦ
ＯＫへ変換がなされるのに十分な時間に対応して、予め
制御信号発生回路６（第１図参照）において設定されて
いる。

そして、時刻ＬＩｌにおいて、信号ＹＣＫが立ち下がる
と、第３図（ヌ）に示すように信号ＣＬＣ■が立ち下か
り、Ｄフリップフロップ２３のリセット状態が解除され
る。

一方、第１図に示すセレクタ１１は、画像表示回路ｌに
よってレノスタ１０に書き込まれたセレクトデータに基
づいて、ドツトクロックパルスＤＣＫ　ｌ−Ｄ　ＣＫ　
ｎのいずれかを還択する。いま、セレクトデータがドツ
トクロックパルスＤＣＫ″１を指示するデータであった
とすると、セレクタ１１は所定の動作時間の後に、ドツ
トクロックパルスＤＣＫ、を出力する。この切換が完了
する時刻は、第３図（へ）に示す信号ＣＫＩが立ち上が
ってアンドゲートＡ、Ｎ１が閉状態となる時刻より後と
なるように、そのタイミングが設定されている。

次に、制御信号発生回路６は、第３図に示す動作が完了
するのに十分なタイミングをもって、信号５ＣＢ（“ｌ
”信号）を出力する。そして、第４図（ホ）に示す時刻
Ｌ１゜において、信号ｓｃＢが出力されたとすると、こ
の出力ＳＣＢはディレィ２７を介してＤフリップフロッ
プ２４のクロック端子に供給され、Ｄフリップフロップ
２４がリセットされて信号ＣＫ　Ｓが“ｌ”信号になる
（同図（ト）参照）。次に、時刻ｔ１１において信号Ｙ
ＣＫが立ち下がると、インバータＩＮＶＩ、ＩＮＶ２の
出力信号が立ち上がってＤフリップフロラ”；ｌ’２１
，２２．２３がデータ取り込みを行う。この結果、信号
ＣＣＥ、０ＬＣＩ、ＣＫＩが各々”■”、０”、“１″
信号となる。信号ＣＫＩが“１”信号となると、インバ
ータＩＮＶ４の出力信号が“Ｏ”信号となるから、アン
ドゲートＡ　Ｎ１が開状態となる。そして、アンドゲー
トＡＮＩが閉状態となると、マスタクロックＭＣＫが“
０“レベルに固定される。また、信号ＣＫＩが“ｌ°倍
信号なるとインバータＩＮＶ３の出力信号が立ち上がり
、Ｄフリップフロップ２５が信号ＣＫＳを取り込む。こ
のときの信号ＣＫＳは“１”レベルにあり、これにより
、Ｄフリップフロップ２５の出力信号ＣＣが“ｌ”信号
になる。信号ＣＣが“ｌ”信号になると、セレクタ２０
が入力端Ｂを選択し、出力信号ＹＣＫとしてドツトクロ
ックパスルＤＣＫを出力する。この時、ドツトクロック
パスルＤＣＫとしては、セレクタ１１の切換作用により
ドツトクロックパスルＤＣＫ、が選択されているから、
時刻ｔ、以後においては、ドツトクロックパスルＤＣＫ
、が信号ＹＣＫとして出力される。

この場合、切換直後における信号ＹＣＫは、切換タイミ
ングによっては、第４図（ハ）に示すように“１”レベ
ル期間が短いパルスが出力されることがあるが、この時
点においてはアンドゲートＡＮＩが閉状態にあるので、
信号ＹＣＫはマスタクロックＭＣＫとして出力されない
。

次に、時刻ｔ１！において、信号Ｙ　ＣＫ　ｈ＜０”信
号になると、インバータＩＮＶＩ、ＩＮＶ２の出力信号
が立ち上がり、Ｄフリップフロップ２１゜２２．２３が
データ読み取りを行なう。この場合、出力信号が変化す
るのはＤフリップフロップ２２のみであり、信号ＣＬＣ
Ｉが“０”信号から“ｌ”信号に変化する（第４図（ヌ
）参照）。この結果、Ｄフリップフロップ２３がリセッ
トされ、信号ＣＫＩが第４図（へ）に示すように“０”
信号に立ち下がる。この結果、インバータＩＮＶ４の出
力信号が“ｌ”信号になり、アンドゲートＡＮＩが開状
態となる。したがって、この時点以降においては、信号
ＹＣＫ、すなわち、新たに選択されたドツトクロックパ
スルＤ　ＣＫ　＋がマスタクロックＭＣＫとして出力さ
れる。この場合、アンドゲートＡＮＩが開状態となるタ
イミングは、信号ＹＣＫが“０”レベルにあるときであ
るから、信号ＹＣＫの次の立ち上がり時刻ｔｌ！からは
、信号ＹＣＫ（ドツトクロックパスルＤＣＫ＋）が正規
のパルス幅で出力される。以上の動作により、代替クロ
ックパルスＦＣＫからドツトクロックパスルＤＣＫへの
切換が完了する。

次に、制御信号発生回路６が時刻ｔ１４において、信号
ＳＣＢを停止する。この信号ＳＣＢが出力される時間ｔ
、。〜ｔ１４は、代替クロックパルスＦＣＫからドツト
クロックパスルＤＣＫへの切換動作が行われるのに充分
な時間が、予め制御信号発生回路６において設定されて
いる。そして、信号ＳＣＢが“０”信号になり、さらに
、時刻ｔ＋５において、信号ＹＣＫが立ち下がると、Ｄ
フリップフロップ２１．２２．２３がデータ取り込みを
行い、この結果、信号ＣＣＥが“０”信号になる。また
、時刻ｔｅａにおいて上記と同様のデータ取り込みが行
われ、これにより、信号ＯＬＣＩが“０°信号になる。

以上の時刻ｔ１４以降の動作により、Ｄフリップフロッ
プ２１〜２５の各出力信号はずべて初期状ｒ１４（第３
図の開始時点の値）に復帰する。

そして、ＣＰＵによって、レジスタ２に現在選択中のも
のと異なるドツトクロックパスルを選択するセレクトデ
ータが書き込まれると、再び上述した第３図、第４図に
示す動作が行われ、ドツトクロックパスルの変更がなさ
れる。

「発明の効果」以上説明したように、この発明による同期クロック変更
方法にあっては、第１の入力端に周波数の異なる複数の
クロックを択一的に供給するとともに、第２の入力端に
所定の代替クロックを供給し、定常時においては前記第
１の入力端に供給されているクロックをマスタクロック
として使用し、かつ、前記マスタクロックの周波数を切
り換える際においては、マスタクロックが非アクティブ
側レベルになったときにレベル固定し、その後に前記代
替クロックが非アクティブ側のレベルになったタイミン
グにおいてこの代替クロックをマスタクロックとして用
いる第１の切換処理と、前記代替クロックがマスタクロ
ックとして使用されている間に前記第１の入力端に供給
されているクロックの周波数を切り換える第２の切換処
理と、この第２の切換処理に続いて行われ、前記マスタ
クロックが非アクティブ側レベルになったときにレベル
固定し、その後に前記第１の入ツノ端に供給されている
クロックが非アクティブ側のレベルになったタイミング
においてマスタクロックとして用いる第３の切換処理と
を行い、また、この発明による同期クロック変更装置にあっては
、周波数の異なる複数のクロック信号が択一的に供給さ
れる第１の入力端子と、代替クロックが供給される第２
の入力端子と、前記第１もしくは第２の入力端子に供給
されているクロックのいずれか一方を選択するセレクト
手段と、このセレクト手段によって選択されたクロック
をマスタクロツタとして出力するとともに、前記セレク
ト手段のセレクト動作にあたってマスタクロックのアク
ティブ側レベルが短くならないように、マスタクロック
が非アクティブ側のレベルになったときにレベル固定し
、かつ、新たに選択されたクロックが非アクティブ側の
レベルとなったタイミングにおいてマスタクロックとし
て出力させるゲート手段とを具備し、前記第１の入力端
に供給されているクロックの周波数を切り替える際は、
一端前記代替クロックに切り換え、この代替クロックが
マスタクロックとして使用されている間に第１の入力端
に供給されているクロックを切り換えその後に前記第１
入力端に供給されているクロックをマスタクロックとし
て出力させるようにしたので、マスタクロックの周波数
を切り換える際に、マスタクロツタのアクティブ側レベ
ル期間が短くなることがなく、これにより、回路各部の
誤動作が防止される効果が得られる。

【図面の簡単な説明】

第１図はこの発明をの一実施例の構成を示すブロック、
第２図は第１図に示すクロック切換回路７の構成を示す
ブロック図、第３図は同実施例においてマスタクロック
をドツトクロックパスルから所定のクロックパルスへ切
り換える際の回路各部の波形図、第４図は同実施例にお
いてマスタクロックを所定のクロックパルスからドツト
クロックパスルへ切り換える際の回路各部の波形図であ
る。ｌ・・・・・・画像表示回路、２．３．１０・・・・・
・レジスタ、５・・・・・・コンパレータ、６・・・・
・・制御信号発生回路、７・・・・・・クロック切換回
路、１１・・・・・・セレクタ、２０・・・・・・セレ
クタ、２１〜２５・・・・・・Ｄフリップフロップ。

Claims

【特許請求の範囲】

（１）第１の入力端に周波数の異なる複数のクロックを
択一的に供給するとともに、第２の入力端に所定の代替
クロックを供給し、定常時においては前記第１の入力端
に供給されているクロックをマスタクロックとして使用
し、かつ、前記マスタクロックの周波数を切り換える際
においては、（イ）マスタクロックが非アクティブ側レ
ベルになったときにレベル固定し、その後に前記代替ク
ロックが非アクティブ側のレベルになったタイミングに
おいてこの代替クロックをマスタクロックとして用いる
第１の切換処理と、（ロ）前記代替クロックがマスタクロックとして使用さ
れている間に前記第１の入力端に供給されているクロッ
クの周波数を切り換える第２の切換処理と、（ハ）この第２の切換処理に続いて行われ、前記マスタ
クロックが非アクティブ側レベルになったときにレベル
固定し、その後に前記第１の入力端に供給されているク
ロックが非アクティブ側のレベルになったタイミングに
おいてマスタクロックとして用いる第３の切換処理とを行うことを特徴とする同期クロックの変更方法。
（２）周波数の異なる複数のクロック信号が択一的に供
給される第１の入力端子と、代替クロックが供給される
第２の入力端子と、前記第１もしくは第２の入力端子に
供給されているクロックのいずれか一方を選択するセレ
クト手段と、このセレクト手段によって選択されたクロ
ックをマスタクロックとして出力するとともに、前記セ
レクト手段のセレクト動作にあたってマスタクロックの
アクティブ側レベルが短くならないように、マスタクロ
ックが非アクティブ側のレベルになったときにレベル固
定し、かつ、新たに選択されたクロックが非アクティブ
側のレベルとなったタイミングにおいてマスタクロック
として出力させるゲート手段とを具備し、前記第１の入
力端に供給されているクロックの周波数を切り替える際
は、一端前記代替クロックに切り換え、この代替クロッ
クがマスタクロックとして使用されている間に第１の入
力端に供給されているクロックを切り換えその後に前記
第１入力端に供給されているクロックをマスタクロック
として出力させることを特徴とする同期クロックの変更
装置。