JPS63143590A - 画像処理回路制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、画像処理回路をコンピュータを用いて制御す
る装置に関するものである。

従来の技術 第３図は、従来の画像処理回路制御装置の構成を示すも
のであり、１は、全体を制御するコンピュータである。

２は、前記コンピュータの制御ライン、３は前記コンピ
ュータのアドレスライン、４は前記コンピュータのデー
タライン、５は、前記アドレスラインのアドレス値をデ
コードするアドレスデコーダ、６は、前記アドレスデコ
ーダでセレクトされたレジスタへのみ前記制御ライン上
の制御信号からつくられたクロックを送るクロック発生
回路、７，８は前記コンピュータからのデータを記憶す
るレジスタで画面の拡大・縮小、移動・ネガポジ反転等
の情報を保持する。９は、制御される画像処理回路であ
る。

以上のように構成された従来の画像処理回路制御装置に
おいて、コンピュータ１でレジスタ（＃１）７からレジ
スタ（＃ｎ）８に値を書きこむプログラムを実行すると
アドレスライン３、データライン４に所定の値が出力さ
れる。アドレス値は、アドレスデコーダ５によってデコ
ードされる。同時に、クロック発生回路６において、制
御ライン２上の制御信号が前記デコード値とともにゲー
トされ、前記デコード値によって定まるレジスタにのみ
クロックパルスが送られる。クロックパルスがレジスタ
（＋１）７からレジスタ（＃ｎ）８のうちいずれかに入
力されれば、データライン４上にコンピュータ１からデ
ータが出力されているから前記レジスタにデータライン
４上のデータ値が入力される。

以上の動作において決定した前記レジスタ値にしたがい
、画像処理回路は動作する。

発明が解決しようとする問題点 従来例の問題点を第４図を用いて説明する。第４図にお
いて２０はＮＴＳＣ映像信号、２１は制御回路の動作、
２２は２ｏより得られる垂直同期信号である。ＮＴＳＣ
映像信号の中の第ｍフィールド、第（ｍ＋１）フィール
ド、第（１１１＋２）フィールドは、ＮＴＳＣ映像信号
の表示区間をあられしている。

しかし、この場合に、従来例の構成では、第ｍフィール
ドの表示中にレジスタの値が書きかえられはじめ、第（
ｍ＋１）フィールドの表示中にレジスタの値の書きかえ
が終了する。この場合、表示中にレジスタ値が変わるの
で、画像の拡大・縮小、移動・ネガポジ反転等の処理が
、表示途中から実行されるので表示画像が乱れるという
問題点を有していた。

本発明は、かかる点を鑑み、表示画像の乱れない画像処
理回路制御装置を提供することを目的とする。

問題点を解決するだめの手段 本発明は、画面に表示された画像を制御するレジスタと
前記レジスタにつながり、コンピュータから送られるデ
ータを記憶するプリレジスタと前記プリレジスタから前
記レジスタへのデータのロードのタイミングを制御する
セットイネープルフラッグを備えた画像処理回路制御装
置である。

作用 本発明は、前記した構成により、前記セットイネープル
フラッグの出力がレジスタ書きこみ不可で、垂直同期信
号が加わったときに前記プリレジスタから前記レジスタ
ヘデータをロードすることにより、レジスタに記憶され
るデータの変化による画像の表示の乱れが生じない。

実施例 第１図は本発明の一実施例における画像処理回路制御装
置の構成を示すものである。

第１図において、１から９までは、第３図と同様である
ので説明を省略する。１ｏはプリレジスタからレジスタ
へのデータのロードを許可するセットイネープルフラッ
グ、１１は、第２図のＮＴＳＣ映像信号よりとり出され
た垂直同期信号、１２．１３は、コンピュータ１からの
データを記憶するプリレジスタ、１４はプリレジスタの
アウトプットイネーブル信号（以下ＯＥ倍信号略記）を
反転し、遅延させる回路である。

以上のように構成された本実施例の画像処理回路制御装
置について以下その動作を説明する。コンピュータ１で
レジスタ０１）７からレジスタ（＋ｎ）ａに値を書きこ
むプログラムを実行すると、まず、アドレスライン３に
セットイネープルフラッグのアドレス値と同時にデータ
ライン４にレジスタへの書きこみを可能にする値とが出
力され、次に上記アドレスライン上のアドレス値は、ア
ドレスデコーダ５によってデコードされる。次にクロッ
ク発生回路は、データライン４とアドレスライン３より
遅れてアクティブになる制御ラインの出力とアドレスラ
イン５のデコード値からセットイネープルフラッグのク
ロックパルスをアクティブにし、上記データライン上の
レジスタへの書きこみを可能にするイ直をセットイネー
プルフラッグにとりこむ。

このようにすると、垂直同期信号１１により生成される
プリレジスタ（＋１）１２〜（４ｎ）１３へのＯＥ倍信
号よび、前記ＯＥ倍信号反転遅延回路１４に通して得ら
れるレジスタのクコツク信号（以下ＯＫと略記）はそれ
ぞれ発生しなくなるっこの状態で、従来例と同様な手順
でプリレジスタ（１）１２からプリレジスタ（牟ｎ）１
３にそれぞれ所定の値がセットされる。プリレジスタに
値をセント後、セットイネープルフラッグ１ｏの値をレ
ジスタ書きこみ不可にすると垂直同期信号１１から生成
されるプリレジスタのＯＫ、レジスタのＧＫが発生して
、レジスタに値がロードされる。

この様子を第２図に示し効果を説明する。２Ｑは画像処
理回路９で扱われるＮＴＳＣ映像信号、２１は、制御回
路の動作区間を示す波形、２２は、ＮＴＳＣ：信号２１
よりとり出された垂直同期信号波形、２３はセットイネ
ープルフラッグ１ｏの出力波形、２４はプリレジスタ（
孕１）〜（＃ｎ）のＯＥ倍信号２５は、レジスタのクロ
ック波形である。第２図によれば、セットイネープルフ
ラッグ出力２３がレジスタ書きこみ可能の間に、レジス
タの値が設定され、セットイネープルフラッグ出力２３
がレジスタ書きこみ不可になってプリレジスタの０Ｅ２
４がＬｏｗ　、少しおくれでレジスタのＧＫ２５がＨｉ
ｇｈになり、プリレジスタからレジスタにデータがロー
ドされる。

以上のように本実施例によれば、レジスタとコンピュー
タのライン間にプリレジスタを設け、さらにプリレジス
タへのデータのセット期間中、レジスタへのデータのロ
ードを妨げ、さらに、垂直間ルＩ信号により発生する波
形でプリレジスタからレジスタヘロードすることにより
帰線期間内で前記ロードを完了し、表示中の画像の乱れ
を失くすことかできる。

なお、本実施例において、２ｏはＮＴＳＣ映像信号とし
たが、ＰＡＬでも３１ＣＣＡＭでもよい。

発明の詳細 な説明したように、本発明によれば、画像表示中に画像
制御用のレジスタの値を、表示を乱すことなく変えるこ
とができ、その実用的効果は大きい。

【図面の簡単な説明】

第１図は、本発明における一実施例の画像処理回路制御
装置のブロック図、第２図は同実施例の動作波形図、第
３図は、従来の画像処理回路制御装置のブロック図、第
４図は、同従来例の動作波形図である。 １・・・・・・コンピュータ、２・・・・・・制御ライ
ン、３・・・・・・アドレスライン、４・・・・・・デ
ータライン、６・・・・・・アドレスデコーダ、６・・
・・・・クロック発生回路、７・・・・・・レジスタ（
１）、８・・・・・・レジスタ（＃ｎ）、９・・・・・
・画像処理回路、１０・・・・・・セットイネープルフ
ラッグ、１１・・・・・・垂直同期信号、１２・・・・
・・プリレジスタ（＃１）、１３・・・・・・プリレジ
スタ（＃ｎ）、１４−・・・・・反転遅延回路、１５・
・・・・論理回路。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図

Claims (1)

【特許請求の範囲】
1. 画面に表示する画像を制御するレジスタと、前記レジス
   タにつながり、コンピュータから送られるデータを記憶
   するプリレジスタと、前記プリレジスタから前記レジス
   タへのデータのロードのタイミングを制御するセットイ
   ネープルフラッグを備え、前記セットイネープルフラッ
   グの出力がレジスタ書きこみ可能で、垂直同期信号が加
   わったときに前記プリレジスタから前記レジスタへデー
   タをロードすることにより、レジスタに記憶されるデー
   タの変化による画像の表示の乱れを生じさせないことを
   特徴とする画像処理回路制御装置。