JPH05342336A - 画像表示システム - Google Patents
画像表示システムInfo
- Publication number
- JPH05342336A JPH05342336A JP15189292A JP15189292A JPH05342336A JP H05342336 A JPH05342336 A JP H05342336A JP 15189292 A JP15189292 A JP 15189292A JP 15189292 A JP15189292 A JP 15189292A JP H05342336 A JPH05342336 A JP H05342336A
- Authority
- JP
- Japan
- Prior art keywords
- image
- cache memory
- memory
- image data
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Input (AREA)
Abstract
(57)【要約】
【目的】 コピーバック方式によるキャッシュメモリを
用いて処理速度が速く画像データの変更が速やかに画面
に反映される画像表示システムを提供することを目的と
する。 【構成】 ＣＰＵ１０は、キャッシュメモリ１２が一杯
になったか否かにかかわらず、所定時間ごとに、キャッ
シュメモリ１２内の画像データをＶ−ＲＡＭ（画像メモ
リ）１６に書き出すようにしている。従って、キャッシ
ュメモリ１２に書き込まれた内容を、所定時間ごとにＣ
ＲＴ２０の画面に反映させることができる。
用いて処理速度が速く画像データの変更が速やかに画面
に反映される画像表示システムを提供することを目的と
する。 【構成】 ＣＰＵ１０は、キャッシュメモリ１２が一杯
になったか否かにかかわらず、所定時間ごとに、キャッ
シュメモリ１２内の画像データをＶ−ＲＡＭ（画像メモ
リ）１６に書き出すようにしている。従って、キャッシ
ュメモリ１２に書き込まれた内容を、所定時間ごとにＣ
ＲＴ２０の画面に反映させることができる。
Description
【０００１】
【産業上の利用分野】この発明は、画像表示装置に関
し、その画像データ処理性能の向上に関するものであ
る。
し、その画像データ処理性能の向上に関するものであ
る。
【０００２】
【従来の技術】データ処理装置において、記憶装置（メ
モリ）の処理速度が問題となることがある。高速動作を
行なうメモリを使用すれば問題は解決するが、速度の速
いものほどコストが高いという現状がある。従って、大
容量のメモリすべてに高速のメモリを使用することはコ
ストの面で採用できない場合が多い。
モリ）の処理速度が問題となることがある。高速動作を
行なうメモリを使用すれば問題は解決するが、速度の速
いものほどコストが高いという現状がある。従って、大
容量のメモリすべてに高速のメモリを使用することはコ
ストの面で採用できない場合が多い。
【０００３】そこで、大容量の主たるメモリは低速で安
価なメモリを用い、これとは別に小容量のキャッシュメ
モリを設けて、速度向上を図る場合がある。
価なメモリを用い、これとは別に小容量のキャッシュメ
モリを設けて、速度向上を図る場合がある。
【０００４】図５に、ライトスルー方式のキャッシュメ
モリを示す。メモリ４４は、主たるメモリである。キャ
ッシュメモリ４２は高速化のために設けられたメモリ
（ＲＡＭなど）であり、その容量はメモリ４４に比べか
なり小さい。ＣＰＵ４０からメモリ４４へデータを書き
込む際には、同時にキャッシュメモリ４２へも書き込
む。従って、書き込みの際には、キャッシュメモリ４２
が設けられたことによる書き込み速度の向上はみられな
い。
モリを示す。メモリ４４は、主たるメモリである。キャ
ッシュメモリ４２は高速化のために設けられたメモリ
（ＲＡＭなど）であり、その容量はメモリ４４に比べか
なり小さい。ＣＰＵ４０からメモリ４４へデータを書き
込む際には、同時にキャッシュメモリ４２へも書き込
む。従って、書き込みの際には、キャッシュメモリ４２
が設けられたことによる書き込み速度の向上はみられな
い。
【０００５】次に、読み出しを行なう場合を説明する。
読み出したいデータがキャッシュメモリ４２には記憶さ
れておらずメモリ４４にのみ記憶されている場合（すな
わち、一度も書き換えがされていない場合）には、ＣＰ
Ｕ４０は、メモリ４４から当該データを読み出す。従っ
て、この場合にも、読み出し速度の向上はない。一方、
読み出したいデータがキャッシュメモリ４２に記憶され
ている場合には、ＣＰＵ４０はキャッシュメモリ４２か
ら当該データを読み出す。キャッシュメモリ４２の速度
はメモリ４４の速度に比べて速いので、読み出しを速く
行なうことができる。特に、アクセス頻度の高いデータ
ほどキャッシュメモリ４２に記憶される可能性が高いの
で、システム全体としての処理速度は飛躍的に向上す
る。
読み出したいデータがキャッシュメモリ４２には記憶さ
れておらずメモリ４４にのみ記憶されている場合（すな
わち、一度も書き換えがされていない場合）には、ＣＰ
Ｕ４０は、メモリ４４から当該データを読み出す。従っ
て、この場合にも、読み出し速度の向上はない。一方、
読み出したいデータがキャッシュメモリ４２に記憶され
ている場合には、ＣＰＵ４０はキャッシュメモリ４２か
ら当該データを読み出す。キャッシュメモリ４２の速度
はメモリ４４の速度に比べて速いので、読み出しを速く
行なうことができる。特に、アクセス頻度の高いデータ
ほどキャッシュメモリ４２に記憶される可能性が高いの
で、システム全体としての処理速度は飛躍的に向上す
る。
【０００６】また、図６に示すようなコピーバック方式
のキャッシュメモリもある。ＣＰＵ４０からデータを書
き込む際には、キャッシュメモリ４２のみに書き込みを
行なう。従って、ライトスルー方式と異なり、書き込み
時にも速度の向上を図ることができる。キャッシュメモ
リ４２の容量は、メモリ４４の容量に比べてかなり小さ
いので、何度か書き込みを行なうと、書き込むべき番地
がなくなってしまう（一杯になる）。キャッシュメモリ
４２は、このように一杯になった時点で記憶内容をメモ
リ４４に書き込む。これにより、キャッシュメモリ４２
へ新たなデータを書き込むことが可能となる。加えて、
ＣＰＵ４０からの書き込みデータがメモリ４４に反映さ
れることになる。
のキャッシュメモリもある。ＣＰＵ４０からデータを書
き込む際には、キャッシュメモリ４２のみに書き込みを
行なう。従って、ライトスルー方式と異なり、書き込み
時にも速度の向上を図ることができる。キャッシュメモ
リ４２の容量は、メモリ４４の容量に比べてかなり小さ
いので、何度か書き込みを行なうと、書き込むべき番地
がなくなってしまう（一杯になる）。キャッシュメモリ
４２は、このように一杯になった時点で記憶内容をメモ
リ４４に書き込む。これにより、キャッシュメモリ４２
へ新たなデータを書き込むことが可能となる。加えて、
ＣＰＵ４０からの書き込みデータがメモリ４４に反映さ
れることになる。
【０００７】次に、読み出しを行なう場合について説明
する。読み出したいデータがキャッシュメモリ４２に記
憶されていない場合には、ＣＰＵ４０はメモリ４４から
当該データを読み出す。一方、読み出したいデータがキ
ャッシュメモリ４２に記憶されている場合には、ＣＰＵ
４０はキャッシュメモリ４２から当該データを読み出
す。従って、読み出し速度の向上を図ることができる。
する。読み出したいデータがキャッシュメモリ４２に記
憶されていない場合には、ＣＰＵ４０はメモリ４４から
当該データを読み出す。一方、読み出したいデータがキ
ャッシュメモリ４２に記憶されている場合には、ＣＰＵ
４０はキャッシュメモリ４２から当該データを読み出
す。従って、読み出し速度の向上を図ることができる。
【０００８】上記のように、コピーバック方式において
は、書き込みにおいても高速化を図れるので、処理速度
は速い。
は、書き込みにおいても高速化を図れるので、処理速度
は速い。
【０００９】ところで、画像表示装置においては、画像
データを表示するため画像メモリ（Ｖ−ＲＡＭ）が設け
られている。この場合、画像メモリに記憶されている画
像データがそのままＣＲＴに表示される。すなわち、Ｃ
ＲＴの表示を変更する場合には、この画像メモリの内容
を書き換えればよい。このような画像メモリに対して
も、キャッシュメモリを用いることにより処理速度の向
上を図ることが可能である。
データを表示するため画像メモリ（Ｖ−ＲＡＭ）が設け
られている。この場合、画像メモリに記憶されている画
像データがそのままＣＲＴに表示される。すなわち、Ｃ
ＲＴの表示を変更する場合には、この画像メモリの内容
を書き換えればよい。このような画像メモリに対して
も、キャッシュメモリを用いることにより処理速度の向
上を図ることが可能である。
【００１０】
【発明が解決しようとする課題】しかしながら、従来の
画像表示装置においては次のような問題点があった。
画像表示装置においては次のような問題点があった。
【００１１】上記のように、ライトスルー方式を用いた
場合には、画像データのすべてを画像メモリとキャッシ
ュメモリに同時に書き込みしなければならない。従っ
て、書き込み時の処理速度を向上することができず、全
体としての処理速度をあまり速くすることができない。
場合には、画像データのすべてを画像メモリとキャッシ
ュメモリに同時に書き込みしなければならない。従っ
て、書き込み時の処理速度を向上することができず、全
体としての処理速度をあまり速くすることができない。
【００１２】一方、コピーバック方式を用いた場合に
は、次のような問題点がある。図７に、コピーバック方
式によるキャッシュメモリ４２を画像メモリ４６に適用
したブロック図を示す。ビデオ信号生成回路４８によ
り、画像メモリ４６の内容がＣＲＴ５０に表示される。
ＣＰＵ４０からの画像データの書き込みはキャッシュメ
モリ４２に行なうだけでよいので、書き込み速度の高速
化が図れる。しかし、キャッシュメモリ４２が一杯にな
らなければ、画像データが画像メモリ４６に転送されな
い。このため、ＣＰＵ４０が画像データをキャッシュメ
モリ４２に書き込んでも、直ちにＣＲＴ５０の表示が変
更されない。すなわち、画像データの変更が直ちに画面
表示に反映されないという問題を生じていた。
は、次のような問題点がある。図７に、コピーバック方
式によるキャッシュメモリ４２を画像メモリ４６に適用
したブロック図を示す。ビデオ信号生成回路４８によ
り、画像メモリ４６の内容がＣＲＴ５０に表示される。
ＣＰＵ４０からの画像データの書き込みはキャッシュメ
モリ４２に行なうだけでよいので、書き込み速度の高速
化が図れる。しかし、キャッシュメモリ４２が一杯にな
らなければ、画像データが画像メモリ４６に転送されな
い。このため、ＣＰＵ４０が画像データをキャッシュメ
モリ４２に書き込んでも、直ちにＣＲＴ５０の表示が変
更されない。すなわち、画像データの変更が直ちに画面
表示に反映されないという問題を生じていた。
【００１３】この発明は上記問題を解決し、コピーバッ
ク方式によるキャッシュメモリを用いて処理速度が速く
画像データの変更が速やかに画面に反映される画像表示
システムを提供することを目的とする。
ク方式によるキャッシュメモリを用いて処理速度が速く
画像データの変更が速やかに画面に反映される画像表示
システムを提供することを目的とする。
【００１４】
【課題を解決するための手段】請求項１に係る画像表示
システムは、画像データを記憶する画像メモリ、画像メ
モリに記憶された画像データを読み出し、表示信号とし
て表示装置に出力する表示回路、表示回路からの表示信
号を受けて、表示を行なう表示装置、画像メモリの画像
データを書き換える処理手段、を備えた画像表示システ
ムであって、処理手段からの画像データを記憶するとと
もに、画像データが一杯になった場合に、記憶していた
画像データを画像メモリに転送するキャッシュメモリを
設けた画像表示システムにおいて、キャッシュメモリが
一杯になったか否かにかかわらず、所定時間ごとに、キ
ャッシュメモリ内の画像データを画像メモリに書き出す
ようにしたこと、を特徴としている。
システムは、画像データを記憶する画像メモリ、画像メ
モリに記憶された画像データを読み出し、表示信号とし
て表示装置に出力する表示回路、表示回路からの表示信
号を受けて、表示を行なう表示装置、画像メモリの画像
データを書き換える処理手段、を備えた画像表示システ
ムであって、処理手段からの画像データを記憶するとと
もに、画像データが一杯になった場合に、記憶していた
画像データを画像メモリに転送するキャッシュメモリを
設けた画像表示システムにおいて、キャッシュメモリが
一杯になったか否かにかかわらず、所定時間ごとに、キ
ャッシュメモリ内の画像データを画像メモリに書き出す
ようにしたこと、を特徴としている。
【００１５】請求項２に係る画像表示システムは、画像
データを記憶する画像メモリ、画像メモリに記憶された
画像データを読み出し、表示信号として表示装置に出力
する表示回路、表示回路からの表示信号を受けて、表示
を行なう表示装置、画像メモリの画像データを書き換え
る処理手段、を備えた画像表示システムであって、処理
手段からの画像データを記憶するとともに、画像データ
が一杯になった場合に、記憶していた画像データを画像
メモリに転送するキャッシュメモリを設けた画像表示シ
ステムにおいて、キャッシュメモリが一杯になったか否
かにかかわらず、処理手段の要求に応じて、キャッシュ
メモリ内の画像データを画像メモリに書き出すようにし
たこと、を特徴としている。
データを記憶する画像メモリ、画像メモリに記憶された
画像データを読み出し、表示信号として表示装置に出力
する表示回路、表示回路からの表示信号を受けて、表示
を行なう表示装置、画像メモリの画像データを書き換え
る処理手段、を備えた画像表示システムであって、処理
手段からの画像データを記憶するとともに、画像データ
が一杯になった場合に、記憶していた画像データを画像
メモリに転送するキャッシュメモリを設けた画像表示シ
ステムにおいて、キャッシュメモリが一杯になったか否
かにかかわらず、処理手段の要求に応じて、キャッシュ
メモリ内の画像データを画像メモリに書き出すようにし
たこと、を特徴としている。
【００１６】
【作用】請求項１の画像表示システムは、キャッシュメ
モリが一杯になったか否かにかかわらず、所定時間ごと
に、キャッシュメモリ内の画像データを画像メモリに書
き出すようにしている。従って、キャッシュメモリに書
き込まれている画像データを、所定時間ごとに画面に反
映させることができる。
モリが一杯になったか否かにかかわらず、所定時間ごと
に、キャッシュメモリ内の画像データを画像メモリに書
き出すようにしている。従って、キャッシュメモリに書
き込まれている画像データを、所定時間ごとに画面に反
映させることができる。
【００１７】請求項２の画像表示システムは、キャッシ
ュメモリが一杯になったか否かにかかわらず、処理手段
の要求に応じて、キャッシュメモリ内の画像データを画
像メモリに書き出すようにしている。従って、キャッシ
ュメモリに書き込まれている画像データを、処理手段の
書き換え要求に応じて画面に反映させることができる。
ュメモリが一杯になったか否かにかかわらず、処理手段
の要求に応じて、キャッシュメモリ内の画像データを画
像メモリに書き出すようにしている。従って、キャッシ
ュメモリに書き込まれている画像データを、処理手段の
書き換え要求に応じて画面に反映させることができる。
【００１８】
【実施例】図１に、この発明の一実施例による画像表示
システムのハードウエア構成を示す。このシステムは、
処理手段であるＣＰＵ１０、キャッシュメモリ（ＲＡ
Ｍ）１２，メインメモリ１４，画像メモリ（Ｖ−ＲＡ
Ｍ）１６，ビデオ信号生成回路１８，表示装置（ＣＲ
Ｔ）２０，タイマ２２を備えている。
システムのハードウエア構成を示す。このシステムは、
処理手段であるＣＰＵ１０、キャッシュメモリ（ＲＡ
Ｍ）１２，メインメモリ１４，画像メモリ（Ｖ−ＲＡ
Ｍ）１６，ビデオ信号生成回路１８，表示装置（ＣＲ
Ｔ）２０，タイマ２２を備えている。
【００１９】Ｖ−ＲＡＭ１６は、画像データを記憶して
いる。表示回路であるビデオ信号生成回路１８は、Ｖ−
ＲＡＭ１６に記憶された画像データを読み出し、表示信
号として表示装置（ＣＲＴ）２０に出力する。ＣＲＴ２
０は、ビデオ信号生成回路１８からの表示信号を受け
て、画像の表示を行なう。
いる。表示回路であるビデオ信号生成回路１８は、Ｖ−
ＲＡＭ１６に記憶された画像データを読み出し、表示信
号として表示装置（ＣＲＴ）２０に出力する。ＣＲＴ２
０は、ビデオ信号生成回路１８からの表示信号を受け
て、画像の表示を行なう。
【００２０】ＣＰＵ１０から画像データを書き込む際に
は、キャッシュメモリ１２のみに書き込みを行なう。こ
れにより、書き込み時の処理速度が向上できる。従来の
装置においては、キャッシュメモリ１２が一杯になった
時点で、その画像データを画像メモリ１６に転送するよ
うにしていた。しかし、この実施例においては、下記の
ようなＣＰＵ１０の割り込み処理によって転送を行なう
ようにしている。
は、キャッシュメモリ１２のみに書き込みを行なう。こ
れにより、書き込み時の処理速度が向上できる。従来の
装置においては、キャッシュメモリ１２が一杯になった
時点で、その画像データを画像メモリ１６に転送するよ
うにしていた。しかし、この実施例においては、下記の
ようなＣＰＵ１０の割り込み処理によって転送を行なう
ようにしている。
【００２１】ＣＰＵ１０の割り込みポートに、タイマ２
２が接続されている。タイマ２２は１００分の１秒ごと
にカウント出力を出す。従って、ＣＰＵ１０はタイマ２
２のカウント出力を受けて、タイマ割り込み動作を行な
う。この割り込み動作のフローチャートを図２に示す。
２が接続されている。タイマ２２は１００分の１秒ごと
にカウント出力を出す。従って、ＣＰＵ１０はタイマ２
２のカウント出力を受けて、タイマ割り込み動作を行な
う。この割り込み動作のフローチャートを図２に示す。
【００２２】まず、ＣＰＵ１０は、タイマ２２のタイマ
割り込みが発生するたびに、カウント値を１づつ加算す
る（ステップＳ１）。次に、割り込みのカウント値が５
になったか否かを確認する（ステップＳ２）。割り込み
のカウント値が５になっていなければ、割り込み処理を
終らす。割り込みのカウント値が５ならばカウント値を
０にする（ステップＳ３）。それとともに、ＣＰＵ１０
は、キャッシュメモリ１２からＶ−ＲＡＭ１６へキャッ
シュメモリ書き出し命令を実行する（ステップＳ４）。
これによりキャッシュメモリ１２はその内容のうちＶ−
ＲＡＭ１６への書き出しが必要とされる領域をＶ−ＲＡ
Ｍ１６に書き出す。このキャッシュメモリ書き出し命令
は、例えばモトローラ社の68040をＣＰＵに用いた場合
であればCPUSHL,CPUSHPまたはCPUSHAという命令の単独
または組み合せにより実現される。
割り込みが発生するたびに、カウント値を１づつ加算す
る（ステップＳ１）。次に、割り込みのカウント値が５
になったか否かを確認する（ステップＳ２）。割り込み
のカウント値が５になっていなければ、割り込み処理を
終らす。割り込みのカウント値が５ならばカウント値を
０にする（ステップＳ３）。それとともに、ＣＰＵ１０
は、キャッシュメモリ１２からＶ−ＲＡＭ１６へキャッ
シュメモリ書き出し命令を実行する（ステップＳ４）。
これによりキャッシュメモリ１２はその内容のうちＶ−
ＲＡＭ１６への書き出しが必要とされる領域をＶ−ＲＡ
Ｍ１６に書き出す。このキャッシュメモリ書き出し命令
は、例えばモトローラ社の68040をＣＰＵに用いた場合
であればCPUSHL,CPUSHPまたはCPUSHAという命令の単独
または組み合せにより実現される。
【００２３】これにより、ＣＰＵ１０がキャッシュメモ
リ１２に対する書き込み処理を行なってから遅くとも２
０分の１秒以内には実際にＶ−ＲＡＭ１６への書き込み
が行なわれ、ＣＲＴ２０の表示が変更されることが保証
される。
リ１２に対する書き込み処理を行なってから遅くとも２
０分の１秒以内には実際にＶ−ＲＡＭ１６への書き込み
が行なわれ、ＣＲＴ２０の表示が変更されることが保証
される。
【００２４】この場合、人間の視覚の応答速度は表示内
容や周囲環境や個人差により異なるが、一般に２０分の
１秒単位での変化は人間にとってほぼ瞬時に感じられ
る。このため、事実上ＣＲＴ２０の画像を見ている人間
にとってはＶ−ＲＡＭ１６への書き込みが直ちに行なわ
れたのとほぼ同等に感じられる。従って、画像表示シス
テムにおいて、コピーバック方式のキャッシュメモリ１
２を用いても画面の表示のタイミングに遅れが生じるこ
とはない。これにより、この画像表示システムは、コピ
ーバック方式によるキャッシュメモリを用いて処理速度
が速く画像データの変更が速やかに画面に反映されるこ
とができる。
容や周囲環境や個人差により異なるが、一般に２０分の
１秒単位での変化は人間にとってほぼ瞬時に感じられ
る。このため、事実上ＣＲＴ２０の画像を見ている人間
にとってはＶ−ＲＡＭ１６への書き込みが直ちに行なわ
れたのとほぼ同等に感じられる。従って、画像表示シス
テムにおいて、コピーバック方式のキャッシュメモリ１
２を用いても画面の表示のタイミングに遅れが生じるこ
とはない。これにより、この画像表示システムは、コピ
ーバック方式によるキャッシュメモリを用いて処理速度
が速く画像データの変更が速やかに画面に反映されるこ
とができる。
【００２５】なお、この実施例では、２０分の１秒ごと
に、タイマ２２の割り込みを行なっているが、表示内容
や用途によってはこの間隔が長くともよい。
に、タイマ２２の割り込みを行なっているが、表示内容
や用途によってはこの間隔が長くともよい。
【００２６】次に、他の実施例による画像表示装置の構
成を示す。この例も図１と全く同様のハードウエア構成
になっている。ただし、この例においては、ＣＰＵ１０
は、アプリケーションプログラムの要求に応じて、キャ
ッシュメモリ１２の内容を強制的にＶ−ＲＡＭ１６に書
き出しを行なう。この状態を図３に示す。
成を示す。この例も図１と全く同様のハードウエア構成
になっている。ただし、この例においては、ＣＰＵ１０
は、アプリケーションプログラムの要求に応じて、キャ
ッシュメモリ１２の内容を強制的にＶ−ＲＡＭ１６に書
き出しを行なう。この状態を図３に示す。
【００２７】画面制御プログラム３２は、アプリケーシ
ョンプログラム３０の指示にしたがって画像データの生
成とＶ−ＲＡＭ１６への書き込みを行なうプログラムで
ある。この図のように、画像の処理を指示するプログラ
ムと別個に画像を生成しＶ−ＲＡＭ１６に書き込みを行
なう画面制御プログラム３２を設けることは、画像処理
の指示命令を一般化かつ抽象化するためによく行なわれ
る。例えば、ユニックスワークステーションの分野で使
われるＸサーバと呼ばれるプログラムなどがある。
ョンプログラム３０の指示にしたがって画像データの生
成とＶ−ＲＡＭ１６への書き込みを行なうプログラムで
ある。この図のように、画像の処理を指示するプログラ
ムと別個に画像を生成しＶ−ＲＡＭ１６に書き込みを行
なう画面制御プログラム３２を設けることは、画像処理
の指示命令を一般化かつ抽象化するためによく行なわれ
る。例えば、ユニックスワークステーションの分野で使
われるＸサーバと呼ばれるプログラムなどがある。
【００２８】なお、画面制御プログラム３２はアプリケ
ーションプログラム３０に対して、指示された描画命令
を直ちに画像表示に反映させることを保証しておらず、
一連の指示を画面表示に反映することをアプリケーショ
ンプログラム３０により指示された時に始めてそれまで
の指示を画面に反映させることを保証している。
ーションプログラム３０に対して、指示された描画命令
を直ちに画像表示に反映させることを保証しておらず、
一連の指示を画面表示に反映することをアプリケーショ
ンプログラム３０により指示された時に始めてそれまで
の指示を画面に反映させることを保証している。
【００２９】図４に、画面制御プログラム３２が画面表
示への反映を指示する命令を受け取った時、ＣＰＵ１０
が実行するフローチャートを示す。ＣＰＵ１０は、この
画面制御プログラム３２にしたがって、キャッシュメモ
リ１２に対してＶ−ＲＡＭ１６へのキャッシュメモリ書
き出し命令を実行する（ステップＳ１）。この命令によ
りキャッシュメモリ１２はその内容のうちＶ−ＲＡＭ１
６への書き出しが必要とされる領域をＶ−ＲＡＭ１６に
書き出す。このキャッシュメモリ書き出し命令は、例え
ばモトローラ社の68040をＣＰＵに用いた場合であればC
PUSHL,CPUSHPまたはCPUSHAという命令の単独または組み
合せにより実現される。
示への反映を指示する命令を受け取った時、ＣＰＵ１０
が実行するフローチャートを示す。ＣＰＵ１０は、この
画面制御プログラム３２にしたがって、キャッシュメモ
リ１２に対してＶ−ＲＡＭ１６へのキャッシュメモリ書
き出し命令を実行する（ステップＳ１）。この命令によ
りキャッシュメモリ１２はその内容のうちＶ−ＲＡＭ１
６への書き出しが必要とされる領域をＶ−ＲＡＭ１６に
書き出す。このキャッシュメモリ書き出し命令は、例え
ばモトローラ社の68040をＣＰＵに用いた場合であればC
PUSHL,CPUSHPまたはCPUSHAという命令の単独または組み
合せにより実現される。
【００３０】この場合、アプリケーションプログラム３
０によるキャッシュメモリ１２への画像データ書き換え
要求のタイミングと、キャッシュメモリ１２からＶ−Ｒ
ＡＭ１６への画像データ書き出し命令のタイミングとは
同じになる。従って、アプリケーションプログラム３０
により画像データの書き換え要求が発生すると、必ず、
その内容がＶ−ＲＡＭ１６に書き出され、ＣＲＴ２０の
画面に反映されることになる。これにより、この画像表
示システムは、コピーバック方式によるキャッシュメモ
リを用いて処理速度が速く画像データの変更が速やかに
画面に反映されることができる。
０によるキャッシュメモリ１２への画像データ書き換え
要求のタイミングと、キャッシュメモリ１２からＶ−Ｒ
ＡＭ１６への画像データ書き出し命令のタイミングとは
同じになる。従って、アプリケーションプログラム３０
により画像データの書き換え要求が発生すると、必ず、
その内容がＶ−ＲＡＭ１６に書き出され、ＣＲＴ２０の
画面に反映されることになる。これにより、この画像表
示システムは、コピーバック方式によるキャッシュメモ
リを用いて処理速度が速く画像データの変更が速やかに
画面に反映されることができる。
【００３１】なお、アプリケーションプログラム３０の
要求が一定時間なかったならば、タイマ２２のタイマ割
り込みにより、キャッシュメモリ１２の内容を強制的に
Ｖ−ＲＡＭ１６に書き出させてもよい。
要求が一定時間なかったならば、タイマ２２のタイマ割
り込みにより、キャッシュメモリ１２の内容を強制的に
Ｖ−ＲＡＭ１６に書き出させてもよい。
【００３２】
【発明の効果】請求項１の画像表示システムは、キャッ
シュメモリが一杯になったか否かにかかわらず、所定時
間ごとに、キャッシュメモリ内の画像データを画像メモ
リ（Ｖ−ＲＡＭ）に書き出すようにしている。従って、
キャッシュメモリに書き込まれている画像データを、所
定時間ごとに画面に反映させることができる。これによ
り、コピーバック方式によるキャッシュメモリを用いて
処理速度が速く画像データの変更が速やかに画面に反映
される画像表示システムを得ることができる。
シュメモリが一杯になったか否かにかかわらず、所定時
間ごとに、キャッシュメモリ内の画像データを画像メモ
リ（Ｖ−ＲＡＭ）に書き出すようにしている。従って、
キャッシュメモリに書き込まれている画像データを、所
定時間ごとに画面に反映させることができる。これによ
り、コピーバック方式によるキャッシュメモリを用いて
処理速度が速く画像データの変更が速やかに画面に反映
される画像表示システムを得ることができる。
【００３３】請求項２の画像表示システムは、キャッシ
ュメモリが一杯になったか否かにかかわらず、処理手段
（ＣＰＵ）の要求に応じて、キャッシュメモリ内の画像
データを画像メモリに書き出すようにしている。従っ
て、キャッシュメモリに書き込まれている画像データ
を、処理手段の書き換え要求に応じて画面に反映させる
ことができる。これにより、コピーバック方式によるキ
ャッシュメモリを用いて処理速度が速く画像データの変
更が速やかに画面に反映される画像表示システムを得る
ことができる。
ュメモリが一杯になったか否かにかかわらず、処理手段
（ＣＰＵ）の要求に応じて、キャッシュメモリ内の画像
データを画像メモリに書き出すようにしている。従っ
て、キャッシュメモリに書き込まれている画像データ
を、処理手段の書き換え要求に応じて画面に反映させる
ことができる。これにより、コピーバック方式によるキ
ャッシュメモリを用いて処理速度が速く画像データの変
更が速やかに画面に反映される画像表示システムを得る
ことができる。
【図１】この発明の一実施例による画像表示システムの
構成を示す図である。
構成を示す図である。
【図２】この発明の一実施例による画像表示システムの
動作のフローチャートを示す図である。
動作のフローチャートを示す図である。
【図３】他の実施例による画像表示システムの動作を示
す図である。
す図である。
【図４】他の実施例による画像表示システムの動作のフ
ローチャートを示す図である。
ローチャートを示す図である。
【図５】ライトスルー方式のキャッシュメモリを示す図
である。
である。
【図６】コピーバック方式のキャッシュメモリを示す図
である。
である。
【図７】従来の画像表示システムを示す図である。
１０・・・処理手段（ＣＰＵ） １２・・・キャッシュメモリ（ＲＡＭ） １４・・・メインメモリ（フロッピーディスク） １６・・・画像メモリ（Ｖ−ＲＡＭ） １８・・・表示回路（ビデオ信号生成回路） ２０・・・表示装置（ＣＲＴ） ２２・・・タイマ
Claims (2)
- 【請求項１】画像データを記憶する画像メモリ、 画像メモリに記憶された画像データを読み出し、表示信
号として表示装置に出力する表示回路、 表示回路からの表示信号を受けて、表示を行なう表示装
置、 画像メモリの画像データを書き換える処理手段、 を備えた画像表示システムであって、 処理手段からの画像データを記憶するとともに、画像デ
ータが一杯になった場合に、記憶していた画像データを
画像メモリに転送するキャッシュメモリを設けた画像表
示システムにおいて、 キャッシュメモリが一杯になったか否かにかかわらず、
所定時間ごとに、キャッシュメモリ内の画像データを画
像メモリに書き出すようにしたこと、 を特徴とする画像表示システム。 - 【請求項２】画像データを記憶する画像メモリ、 画像メモリに記憶された画像データを読み出し、表示信
号として表示装置に出力する表示回路、 表示回路からの表示信号を受けて、表示を行なう表示装
置、 画像メモリの画像データを書き換える処理手段、 を備えた画像表示システムであって、 処理手段からの画像データを記憶するとともに、画像デ
ータが一杯になった場合に、記憶していた画像データを
画像メモリに転送するキャッシュメモリを設けた画像表
示システムにおいて、 キャッシュメモリが一杯になったか否かにかかわらず、
処理手段の要求に応じて、キャッシュメモリ内の画像デ
ータを画像メモリに書き出すようにしたこと、 を特徴とする画像表示システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15189292A JPH05342336A (ja) | 1992-06-11 | 1992-06-11 | 画像表示システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15189292A JPH05342336A (ja) | 1992-06-11 | 1992-06-11 | 画像表示システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05342336A true JPH05342336A (ja) | 1993-12-24 |
Family
ID=15528484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15189292A Pending JPH05342336A (ja) | 1992-06-11 | 1992-06-11 | 画像表示システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05342336A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008036353A (ja) * | 2006-08-10 | 2008-02-21 | Toshiba Corp | 医用画像保管装置 |
-
1992
- 1992-06-11 JP JP15189292A patent/JPH05342336A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008036353A (ja) * | 2006-08-10 | 2008-02-21 | Toshiba Corp | 医用画像保管装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4079208B2 (ja) | グラフィックスシステム、自動グラフィックス動作方法およびグラフィックスプロセッサ | |
| JP2004280125A (ja) | ビデオ／グラフィックメモリシステム | |
| US5943504A (en) | System for transferring pixel data from a digitizer to a host memory using scatter/gather DMA | |
| JPH06180669A (ja) | キャッシュシステム | |
| JPS59231591A (ja) | 画像表示装置 | |
| JPH05342336A (ja) | 画像表示システム | |
| JPS6263333A (ja) | 画面情報制御方式 | |
| JP3683657B2 (ja) | グラフィックス表示装置およびグラフィックスプロセッサ | |
| JPH06149533A (ja) | 表示領域外セグメントの描画処理を削減したセグメント高速描画方式 | |
| KR100472478B1 (ko) | 메모리 억세스 제어방법 및 장치 | |
| US6020900A (en) | Video capture method | |
| JP2892001B2 (ja) | 画像検策表示装置 | |
| JP2504602B2 (ja) | ディスプレイ装置の文字フォント管理方式 | |
| JP2829051B2 (ja) | 文字表示方式 | |
| JPH02238490A (ja) | 画像処理装置 | |
| JPS61131033A (ja) | リングバツフアの制御方式 | |
| JPH0652099A (ja) | Ｆｉｆｏメモリ、そのアクセス制御方式及びｆｉｆｏメモリを用いた処理システム | |
| JPH01188928A (ja) | マルチウィンドウ表示方式 | |
| JPS58107589A (ja) | 表示装置における画面クリア方式 | |
| JP2998417B2 (ja) | マルチメディア情報処理装置 | |
| JPS63226722A (ja) | マルチウインドウ表示制御方式 | |
| JPS626379A (ja) | グラフイツクデイスプレイ装置の制御方式 | |
| JPS6139092A (ja) | 表示装置 | |
| JPH06102857A (ja) | フレームバッファアクセス装置 | |
| JPS59195271A (ja) | Ｃｒｔデイスプレイ用メモリ装置 |