JPH02238490A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH02238490A JPH02238490A JP1059257A JP5925789A JPH02238490A JP H02238490 A JPH02238490 A JP H02238490A JP 1059257 A JP1059257 A JP 1059257A JP 5925789 A JP5925789 A JP 5925789A JP H02238490 A JPH02238490 A JP H02238490A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- image
- cache
- data
- image memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 106
- 230000006870 function Effects 0.000 claims description 3
- 230000004044 response Effects 0.000 abstract description 2
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Storing Facsimile Image Data (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、画像処理装置のキャッシュメモリに関する
． 〔従来の技術〕 一般のデータ処理装！においては、ＣＰＵ（主記憶装置
）が直接にアクセスするデータを主メモリ上に保持して
いる．しかし、処理に必要な命令コードやデータなどを
命令の実行ごとに読みだしていたのでは、処理の高速化
を図ることは難しい．そこで、主メモリの内容の一部を
専用の高速メモリにコピーしておき、頻繁にアクセスさ
れるデタをこの高速メモリから読み出して、処理の高速
化を図るようにしている．この高速メモリはキャッシュ
メモリと呼ばれ、ＣＰＵと主メモリの間に配置されてい
る． ところで、ＣＰＵから主メモリへのアクセスは、ライト
よりもリードのほうが多いため、従来のキャッシュメモ
リは、リードのアクセスが高速になるように考慮されて
いる．キャッシュメモリヘデータをストアする方式には
、ストア・スル一方式とストア・スワヅブ方式があるが
、一般のデータ処理装！では、上述した理由から主にス
トア・スル一方式が用いられている． 〔発明が解決しようとする課題〕 しかしながら、画像処理装置に用いられる画像メモリに
おいては、リードよりもライトのほうが頻度が多いため
、ストア・スル一方式のキャッシュメモリを用いても高
速化を図ることは難しい．また、画像処理においては、
使用者が画像の書き換えに不自然を感じないように、リ
アルタイムに画像メモリの内容を書き換える必要がある
ため、書き換えるタイミングがずれるストア・スワップ
方式のキャッシュメモリも不適当である．この発明は、
ディスプレイ表示の自然さを損なうことなく、画像メモ
リへの高速アクセスを実現した画像処理装置を堤供する
ことを目的とする．〔課題を解決するための手段〕 上記課題を解決するため、この発明に係わる画像処理装
置では、画像メモリに保持された画像データの一部の写
しを保持するキャッシュメモリと、時計機能によって、
一定間隔ごとに転送信号を出力する書き換えタイマ手段
と、アクセスされたデータがキャッシュメモリに存在す
るかどうかを判断すると共に、前記書き換えタイマ手段
からの転送信号により、前記キャッシュメモリの内容を
前記画像メモリに転送するキャッシュ制御手段とを具え
ている． 〔作用〕 画像メモリの一部の写しを持つ画像メモリ専用のキャッ
シュメモリを設けることによって、画像メモリへのリー
ド／ライトを高速化することができる．キャッシュメモ
リへデータのライトがあった場合、キャッシュ制御手段
は、書き換えタイマ手段から一定間隔ごとに出力される
転送信号により、前記キャッシュメモリに保持されてい
る画像データを画像メモリに転送する．したがって、ス
トア・スワップ方式のように、書き換えられた画像デー
タがリプレースの対象に選択されるまでキャッシュメモ
リ内に保持されることがないので、ディスプレイ表示の
自然さを損なうことなく画像メモリの書き換えを行うこ
とができる．〔実施例〕 以下、この発明に係わる画像処理装置の一実施例を説明
する． 第２図は、この発明に係わる画像処理装置のー実施例を
示すブロック図である． 図において、１は画像データが保持される画像メモリで
あって、この画像メモリｌに保持された画像データのう
ち、一部の写しがキャッシュメモリ２に保持されている
．３は装置全体の制御と、画像データに対する演算処理
を行うＣＰＵ、４は画像データがファイルとして格納さ
れているディスク、５はディスクコントローラ、６は命
令やデータを入力するためのキーボード、７はキーボー
ドコントローラ、８は画像情報などを表示するディスプ
レイ、９はディスプレイコントローラ、１０はシステム
バスである． 第１図は、前記キャヴシュメモリ２の基本的な構成を示
すブロック図であり、第２図と同等部分を同一符号で示
す． 図において、１１はキャッシュデータが保持されている
キャッシュデータメモリ、１２はキャッシュデータのタ
グが保持されているキャッシュタグメモリであり、ＣＰ
Ｕのアクセス時にアドレスが指定される．１３は前記キ
ャッシュタグメモリｌ２と一対一で対応した書き換え完
了フラグであり、画像メモリ１の内容とキャッシュデー
タメモリ１１の内容が一致しているかどうかを表示して
いる．１４はキャッシュデータメモリ１１にデータが保
持されている時間をカウントし、一定時間を経過すると
転送信号を出力する書き換えタイマ手段、１５はＣＰＵ
からアクセスされたデータかキャッシュデータメモリ１
１に存在するかどうかを判断すると共に、書き換えタイ
マ手段１４からの転送信号により、キャッシュデータメ
モリ１１の内容を画像メモリｌに転送するキャッシュ制
御手段であり、前記キャッシュタグメモリ１２と同様に
、ＣＰＵのアクセス時にアドレスが指定される． 上記構成において、ＣＰｔＪ３からデータのアクセスが
あった場合、アクセスされたデータのヒット、ミスヒッ
トがキャッシュ制御手段１５によって判断される．ミス
ヒットの場合は、書き換え完了フラグ１３の表示に基づ
いて画像メモリ１の該当データの内容が更新されている
かどうかが判断される．そして、内容が更新されていな
い場合は、古いデータがリプレースされ、代わりに新し
いデータが書き込まれる．このとき、キャッシュデータ
メモリ１１の新しいデータと、画像メモリ１の該当する
データの内容は一時的に一致しなくなる．従来のストア
・スワップ方式では、キャッシュデタメモリ１１の新し
いデータがリプレースの対象に選択されるまで画像メモ
リ１には転送されないので、画像メモリ１とキャッシュ
メモリ２の内容は不一致のままで放置されることになり
、ディスプレイの表示は不自然なものとなる．しかし、
このキャッシュメモリでは、書き換えタイマ手段１４に
より、キャッシュデータメモリ１１に書き込まれている
データの保持されている時間がカウントされ、データは
一定時間経過後、画像メモリ１に転送される．したがっ
て、キャッシュメモリによってデータアクセスの高速化
を実現し、同時にディスプレイ表示の自然さを損なわず
に画像メモリの書き換えを行うことが可能となる．次に
、画像メモリ１に書き込みが行われた場合のキャッシュ
メモリ２の処理手順を、第１図及び第２図のブロック図
を参照しながら、第３図のフローチャートを用いて説明
する． まず、キャッシュメモリ２にライトデータ（以下、デー
タＡという》が書き込まれると（ステップ１０１）、キ
ャッシュ制御手段１５はキャッシュタグメモリ１２を参
照して、データＡのアクセスがヒットしたかどうかを判
断する（ステップ１０２）．ここで、ミスヒットしたと
きは、書き換え完了フラグ１３を参照し、画像メモリ１
の内容とキャッシュデータメモリ１１の内容が一致して
いるかどうかを判断する（ステップ１０３）．ここで、
内容が一致しないとき、すなわち、画像メモリ１の内容
が更新されていない場合は、キャッシュデータメモリ１
１のうち、最も以前にアクセスされたデータを画像メモ
リ１に転送し（ステ・ツプ１０４）、キャッシュデータ
メモリ１１に新たにデータＡを書き込む（ステップ１０
５）．一方、書き換えタイマ手段１４は、時計機能によ
り、キャッシュデータメモリ１１に書き込まれたデータ
が保持されている時間を管理しており、一定時間が経過
すると《ステップ１０６》、書き換え信号をキャッシュ
制御手段１５に送出する（ステップ１０７）．キャヅシ
ュ制御手段１５は、書き換え信号に対応して、書き込ま
れたデータＡを画像メモリ１へ転送する〈ステップ１０
８）．上述した実施例では、キャッシュデータメモリ１
１にデータが保持されている時間をカウントし、一定時
間が経過した後にデータを転送する場合について述べた
が、書き換えタイマ手段１４でカウントする一定時間ご
とに定期的に転送を行うようにしてもよい． なお、画像メモリ１にリードする場合は、通常のキャッ
シュメモリと同じ操作によってアクセスすることができ
る． 〔発明の効果〕 以上説明したように、この発明に係わる画像処理装置に
おいては、画像メモリ専用のキャッシュメモリを設け、
画像メモリへのリード／ライトを、このキャッシュメモ
リに対して行うようにしているので、画像メモリへのア
クセスを高速化することができる．しかも、書き換えタ
イマ手段によって、キャッシュメモリにデータが保持さ
れている時間をカウントし、一定時間が経過した後、キ
ャッシュメモリに保持されているデータを画像メモリに
転送するようにしているので、ディスプレイ表示の自然
さを損なうことなく画像メモリの書き換えを行うことが
できる．
． 〔従来の技術〕 一般のデータ処理装！においては、ＣＰＵ（主記憶装置
）が直接にアクセスするデータを主メモリ上に保持して
いる．しかし、処理に必要な命令コードやデータなどを
命令の実行ごとに読みだしていたのでは、処理の高速化
を図ることは難しい．そこで、主メモリの内容の一部を
専用の高速メモリにコピーしておき、頻繁にアクセスさ
れるデタをこの高速メモリから読み出して、処理の高速
化を図るようにしている．この高速メモリはキャッシュ
メモリと呼ばれ、ＣＰＵと主メモリの間に配置されてい
る． ところで、ＣＰＵから主メモリへのアクセスは、ライト
よりもリードのほうが多いため、従来のキャッシュメモ
リは、リードのアクセスが高速になるように考慮されて
いる．キャッシュメモリヘデータをストアする方式には
、ストア・スル一方式とストア・スワヅブ方式があるが
、一般のデータ処理装！では、上述した理由から主にス
トア・スル一方式が用いられている． 〔発明が解決しようとする課題〕 しかしながら、画像処理装置に用いられる画像メモリに
おいては、リードよりもライトのほうが頻度が多いため
、ストア・スル一方式のキャッシュメモリを用いても高
速化を図ることは難しい．また、画像処理においては、
使用者が画像の書き換えに不自然を感じないように、リ
アルタイムに画像メモリの内容を書き換える必要がある
ため、書き換えるタイミングがずれるストア・スワップ
方式のキャッシュメモリも不適当である．この発明は、
ディスプレイ表示の自然さを損なうことなく、画像メモ
リへの高速アクセスを実現した画像処理装置を堤供する
ことを目的とする．〔課題を解決するための手段〕 上記課題を解決するため、この発明に係わる画像処理装
置では、画像メモリに保持された画像データの一部の写
しを保持するキャッシュメモリと、時計機能によって、
一定間隔ごとに転送信号を出力する書き換えタイマ手段
と、アクセスされたデータがキャッシュメモリに存在す
るかどうかを判断すると共に、前記書き換えタイマ手段
からの転送信号により、前記キャッシュメモリの内容を
前記画像メモリに転送するキャッシュ制御手段とを具え
ている． 〔作用〕 画像メモリの一部の写しを持つ画像メモリ専用のキャッ
シュメモリを設けることによって、画像メモリへのリー
ド／ライトを高速化することができる．キャッシュメモ
リへデータのライトがあった場合、キャッシュ制御手段
は、書き換えタイマ手段から一定間隔ごとに出力される
転送信号により、前記キャッシュメモリに保持されてい
る画像データを画像メモリに転送する．したがって、ス
トア・スワップ方式のように、書き換えられた画像デー
タがリプレースの対象に選択されるまでキャッシュメモ
リ内に保持されることがないので、ディスプレイ表示の
自然さを損なうことなく画像メモリの書き換えを行うこ
とができる．〔実施例〕 以下、この発明に係わる画像処理装置の一実施例を説明
する． 第２図は、この発明に係わる画像処理装置のー実施例を
示すブロック図である． 図において、１は画像データが保持される画像メモリで
あって、この画像メモリｌに保持された画像データのう
ち、一部の写しがキャッシュメモリ２に保持されている
．３は装置全体の制御と、画像データに対する演算処理
を行うＣＰＵ、４は画像データがファイルとして格納さ
れているディスク、５はディスクコントローラ、６は命
令やデータを入力するためのキーボード、７はキーボー
ドコントローラ、８は画像情報などを表示するディスプ
レイ、９はディスプレイコントローラ、１０はシステム
バスである． 第１図は、前記キャヴシュメモリ２の基本的な構成を示
すブロック図であり、第２図と同等部分を同一符号で示
す． 図において、１１はキャッシュデータが保持されている
キャッシュデータメモリ、１２はキャッシュデータのタ
グが保持されているキャッシュタグメモリであり、ＣＰ
Ｕのアクセス時にアドレスが指定される．１３は前記キ
ャッシュタグメモリｌ２と一対一で対応した書き換え完
了フラグであり、画像メモリ１の内容とキャッシュデー
タメモリ１１の内容が一致しているかどうかを表示して
いる．１４はキャッシュデータメモリ１１にデータが保
持されている時間をカウントし、一定時間を経過すると
転送信号を出力する書き換えタイマ手段、１５はＣＰＵ
からアクセスされたデータかキャッシュデータメモリ１
１に存在するかどうかを判断すると共に、書き換えタイ
マ手段１４からの転送信号により、キャッシュデータメ
モリ１１の内容を画像メモリｌに転送するキャッシュ制
御手段であり、前記キャッシュタグメモリ１２と同様に
、ＣＰＵのアクセス時にアドレスが指定される． 上記構成において、ＣＰｔＪ３からデータのアクセスが
あった場合、アクセスされたデータのヒット、ミスヒッ
トがキャッシュ制御手段１５によって判断される．ミス
ヒットの場合は、書き換え完了フラグ１３の表示に基づ
いて画像メモリ１の該当データの内容が更新されている
かどうかが判断される．そして、内容が更新されていな
い場合は、古いデータがリプレースされ、代わりに新し
いデータが書き込まれる．このとき、キャッシュデータ
メモリ１１の新しいデータと、画像メモリ１の該当する
データの内容は一時的に一致しなくなる．従来のストア
・スワップ方式では、キャッシュデタメモリ１１の新し
いデータがリプレースの対象に選択されるまで画像メモ
リ１には転送されないので、画像メモリ１とキャッシュ
メモリ２の内容は不一致のままで放置されることになり
、ディスプレイの表示は不自然なものとなる．しかし、
このキャッシュメモリでは、書き換えタイマ手段１４に
より、キャッシュデータメモリ１１に書き込まれている
データの保持されている時間がカウントされ、データは
一定時間経過後、画像メモリ１に転送される．したがっ
て、キャッシュメモリによってデータアクセスの高速化
を実現し、同時にディスプレイ表示の自然さを損なわず
に画像メモリの書き換えを行うことが可能となる．次に
、画像メモリ１に書き込みが行われた場合のキャッシュ
メモリ２の処理手順を、第１図及び第２図のブロック図
を参照しながら、第３図のフローチャートを用いて説明
する． まず、キャッシュメモリ２にライトデータ（以下、デー
タＡという》が書き込まれると（ステップ１０１）、キ
ャッシュ制御手段１５はキャッシュタグメモリ１２を参
照して、データＡのアクセスがヒットしたかどうかを判
断する（ステップ１０２）．ここで、ミスヒットしたと
きは、書き換え完了フラグ１３を参照し、画像メモリ１
の内容とキャッシュデータメモリ１１の内容が一致して
いるかどうかを判断する（ステップ１０３）．ここで、
内容が一致しないとき、すなわち、画像メモリ１の内容
が更新されていない場合は、キャッシュデータメモリ１
１のうち、最も以前にアクセスされたデータを画像メモ
リ１に転送し（ステ・ツプ１０４）、キャッシュデータ
メモリ１１に新たにデータＡを書き込む（ステップ１０
５）．一方、書き換えタイマ手段１４は、時計機能によ
り、キャッシュデータメモリ１１に書き込まれたデータ
が保持されている時間を管理しており、一定時間が経過
すると《ステップ１０６》、書き換え信号をキャッシュ
制御手段１５に送出する（ステップ１０７）．キャヅシ
ュ制御手段１５は、書き換え信号に対応して、書き込ま
れたデータＡを画像メモリ１へ転送する〈ステップ１０
８）．上述した実施例では、キャッシュデータメモリ１
１にデータが保持されている時間をカウントし、一定時
間が経過した後にデータを転送する場合について述べた
が、書き換えタイマ手段１４でカウントする一定時間ご
とに定期的に転送を行うようにしてもよい． なお、画像メモリ１にリードする場合は、通常のキャッ
シュメモリと同じ操作によってアクセスすることができ
る． 〔発明の効果〕 以上説明したように、この発明に係わる画像処理装置に
おいては、画像メモリ専用のキャッシュメモリを設け、
画像メモリへのリード／ライトを、このキャッシュメモ
リに対して行うようにしているので、画像メモリへのア
クセスを高速化することができる．しかも、書き換えタ
イマ手段によって、キャッシュメモリにデータが保持さ
れている時間をカウントし、一定時間が経過した後、キ
ャッシュメモリに保持されているデータを画像メモリに
転送するようにしているので、ディスプレイ表示の自然
さを損なうことなく画像メモリの書き換えを行うことが
できる．
第１図はキャッシュメモリの基本的な構成を示すブロッ
ク図、第２図はこの発明に係わる画（ｇＩ！ｌｊＳ理装
置の一実施例を示すブロック図、第３図は画像メモリに
書き込みが行われた場合のキャッシュメモリの処理手順
を示すフローチャートである．１・・・画像メモリ、２
・・・キャッシュメモリ、３・・・ＣＰＵ（中央処理装
！》、４・・・ディスク、６・・・キボド、７・・・デ
ィスプレイ、１１・・・キャッシュデータメモリ、１２
・・・キャッシュタグメモリ、１３・・・書き換え完了
フラグ、１４・・・書き換えタイマ手段、１５・・・キ
ャッシュ制御手段． 第３図
ク図、第２図はこの発明に係わる画（ｇＩ！ｌｊＳ理装
置の一実施例を示すブロック図、第３図は画像メモリに
書き込みが行われた場合のキャッシュメモリの処理手順
を示すフローチャートである．１・・・画像メモリ、２
・・・キャッシュメモリ、３・・・ＣＰＵ（中央処理装
！》、４・・・ディスク、６・・・キボド、７・・・デ
ィスプレイ、１１・・・キャッシュデータメモリ、１２
・・・キャッシュタグメモリ、１３・・・書き換え完了
フラグ、１４・・・書き換えタイマ手段、１５・・・キ
ャッシュ制御手段． 第３図
Claims (1)
- 【特許請求の範囲】 ディスプレイと、該ディスプレイに表示される画像デー
タを保持する画像メモリとを具えた画像処理装置におい
て、 前記画像メモリに保持された画像データの一部の写しを
保持するキャッシュメモリと、 時計機能により、一定時間が経過すると転送信号を出力
する書き換えタイマ手段と、 アクセスされたデータが前記キャッシュメモリに存在す
るかどうかを判断すると共に、前記書き換えタイマ手段
からの転送信号により、前記キャッシュメモリの内容を
前記画像メモリに転送するキャッシュ制御手段と、 を具えたことを特徴とする画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1059257A JPH02238490A (ja) | 1989-03-10 | 1989-03-10 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1059257A JPH02238490A (ja) | 1989-03-10 | 1989-03-10 | 画像処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02238490A true JPH02238490A (ja) | 1990-09-20 |
Family
ID=13108144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1059257A Pending JPH02238490A (ja) | 1989-03-10 | 1989-03-10 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02238490A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04102146A (ja) * | 1989-12-22 | 1992-04-03 | Digital Equip Corp <Dec> | 高性能キャッシュ |
| US5749089A (en) * | 1994-01-31 | 1998-05-05 | Fujitsu Limited | Cache-memory system having multidimensional spread cache |
| US5822760A (en) * | 1994-01-31 | 1998-10-13 | Fujitsu Limited | Cache-memory system having multidimensional cache |
-
1989
- 1989-03-10 JP JP1059257A patent/JPH02238490A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04102146A (ja) * | 1989-12-22 | 1992-04-03 | Digital Equip Corp <Dec> | 高性能キャッシュ |
| JPH0789342B2 (ja) * | 1989-12-22 | 1995-09-27 | ディジタル イクイプメント コーポレイション | 高性能キャッシュ |
| US5749089A (en) * | 1994-01-31 | 1998-05-05 | Fujitsu Limited | Cache-memory system having multidimensional spread cache |
| US5822760A (en) * | 1994-01-31 | 1998-10-13 | Fujitsu Limited | Cache-memory system having multidimensional cache |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3239218B2 (ja) | キャッシュ管理システム | |
| JP4079208B2 (ja) | グラフィックスシステム、自動グラフィックス動作方法およびグラフィックスプロセッサ | |
| EP0447145B1 (en) | User scheduled direct memory access using virtual addresses | |
| JPH11143775A (ja) | キャッシュメモリシステム | |
| US5307471A (en) | Memory controller for sub-memory unit such as disk drives | |
| US8732382B2 (en) | Haltable and restartable DMA engine | |
| JPH02238490A (ja) | 画像処理装置 | |
| JPH04333929A (ja) | キャッシュメモリ制御方式 | |
| JP3081635B2 (ja) | キャッシュメモリの無効化処理装置および無効化制御方法 | |
| JPH04155533A (ja) | 仮想計算機制御方式 | |
| JPH01128156A (ja) | マルチプロセッサシステムにおけるキャッシュ制御方式 | |
| JP2902847B2 (ja) | 自己変更コード実行方式 | |
| US7840757B2 (en) | Method and apparatus for providing high speed memory for a processing unit | |
| JPH04310151A (ja) | 情報処理装置 | |
| JPH05342336A (ja) | 画像表示システム | |
| JP2001202071A (ja) | 描画装置 | |
| JPH0497459A (ja) | キャッシュ一致処理方式 | |
| JPH04181343A (ja) | キャッシュメモリシステム | |
| JPH0462649A (ja) | 命令キャッシュへの命令データ取込み制御方式 | |
| JPH03189844A (ja) | 情報処理装置 | |
| JPH04251350A (ja) | マルチプロセッサシステムのキャッシュメモリシステム制御方法 | |
| JPH01315851A (ja) | キャッシュメモリ制御方式 | |
| JPH0157374B2 (ja) | ||
| JPS63153653A (ja) | バツフアメモリ制御方式 | |
| JPH06274416A (ja) | キャッシュメモリ装置 |