JPH0462649A - 命令キャッシュへの命令データ取込み制御方式 - Google Patents
命令キャッシュへの命令データ取込み制御方式Info
- Publication number
- JPH0462649A JPH0462649A JP2173850A JP17385090A JPH0462649A JP H0462649 A JPH0462649 A JP H0462649A JP 2173850 A JP2173850 A JP 2173850A JP 17385090 A JP17385090 A JP 17385090A JP H0462649 A JPH0462649 A JP H0462649A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- data
- cache
- control unit
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 10
- 230000007246 mechanism Effects 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 6
- 230000004913 activation Effects 0.000 claims description 4
- 238000013500 data storage Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 230000003213 activating effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
命令キャッシュとオペランド・キャッシュを持つ計算機
における命令キャッシュへのデータ取込制御方式に関し
、 命令列を実行せずに命令キャッシュへデータを登録する
ことが出来るようにすることを目的とし、不当コード・
サーチ制御部と命令不当コード割込み制御部を持ち、 不当コード、サーチ制御部は、番地が指定され、起動が
指示されたことを契機として、 ■ 当該番地をオペランド・キャッシュに対するアクセ
ス番地として設定し、 ■ オペランド取出し要求を発行し、読出しデータが不
当コードか否かを調べ、 ■ 不当コードでない場合には、アクセス番地を更新し
て（２）の処理に戻り、 ■ 不当コードの場合には、不当コードとされたデータ
に対応するアクセス番地を予め定められた記憶手段に格
納すると共に命令不当コード割込み制御部を起動する 処理を行うように構成され、 命令不当コード割込み制御部は、起動されると、■゛上
記記憶手段の番地を命令キャッシュに対するアクセス番
地として設定し、命令取出し要求を発行する 処理を行なうように構成されている。
における命令キャッシュへのデータ取込制御方式に関し
、 命令列を実行せずに命令キャッシュへデータを登録する
ことが出来るようにすることを目的とし、不当コード・
サーチ制御部と命令不当コード割込み制御部を持ち、 不当コード、サーチ制御部は、番地が指定され、起動が
指示されたことを契機として、 ■ 当該番地をオペランド・キャッシュに対するアクセ
ス番地として設定し、 ■ オペランド取出し要求を発行し、読出しデータが不
当コードか否かを調べ、 ■ 不当コードでない場合には、アクセス番地を更新し
て（２）の処理に戻り、 ■ 不当コードの場合には、不当コードとされたデータ
に対応するアクセス番地を予め定められた記憶手段に格
納すると共に命令不当コード割込み制御部を起動する 処理を行うように構成され、 命令不当コード割込み制御部は、起動されると、■゛上
記記憶手段の番地を命令キャッシュに対するアクセス番
地として設定し、命令取出し要求を発行する 処理を行なうように構成されている。
本発明は、命令キャッシュとオペランド・キャッシュの
二つに区分けした構造のキャッシュを具備した計算機に
おいて、命令実行なしに命令キャッシュへのデータの取
込みを行い得るようにしたものである。
二つに区分けした構造のキャッシュを具備した計算機に
おいて、命令実行なしに命令キャッシュへのデータの取
込みを行い得るようにしたものである。
従来の方式では、命令キャッシュとオペランド・キャッ
シュは一つの共用したキャッシュであったため、キャッ
シュへの取込みは、オペランド・アクセスによってブロ
ック・データ単位に登録が可能であった。
シュは一つの共用したキャッシュであったため、キャッ
シュへの取込みは、オペランド・アクセスによってブロ
ック・データ単位に登録が可能であった。
キャッシュに対する登録の方法を第３図を参照して説明
する。第３図において、１１１は命令の実行制御部、１
１２はオペランド・アクセス制御部、１６０はキャッシ
ュ、２００は主記憶装置、２１０は命令データ格納域、
２２０はアクセス・データ格納域、Ｂｉ（ｉは１．２．
・・・）はブロック域をそれぞれ示している。
する。第３図において、１１１は命令の実行制御部、１
１２はオペランド・アクセス制御部、１６０はキャッシ
ュ、２００は主記憶装置、２１０は命令データ格納域、
２２０はアクセス・データ格納域、Ｂｉ（ｉは１．２．
・・・）はブロック域をそれぞれ示している。
命令の実行制御部１１１とオペランド・アクセス制御部
１１２は、プロセッサの中に存在する。キャッシュ１６
０は、主記憶装置２００のデータの写しを保持するもの
であり、複数のブロック域Ｂｌ、Ｂ２．・・・に分割さ
れている。キャッシュ１６０と主記憶装置２００との間
のデータ転送は、ブロック単位で行われる。キャッシュ
１６０は、記憶制御ユニットの中に存在する。
１１２は、プロセッサの中に存在する。キャッシュ１６
０は、主記憶装置２００のデータの写しを保持するもの
であり、複数のブロック域Ｂｌ、Ｂ２．・・・に分割さ
れている。キャッシュ１６０と主記憶装置２００との間
のデータ転送は、ブロック単位で行われる。キャッシュ
１６０は、記憶制御ユニットの中に存在する。
命令の実行制御部１１１が命令取出し要求を発行すると
、記憶制御ユニットはキャッシュ２００の中に該当命令
データが存在するか否かを調べ、存在する場合には該当
命令データをキャッシュ２００から読出して命令の実行
制御部１１１に渡し、存在しない場合には該当命令デー
タを含む１ブロックのデータを主記憶装置２００から読
出し、該当命令データを命令の実行制御部１１１に渡す
と共に、当該命令データ・ブロックをキャッシュ１６０
に書き込む。
、記憶制御ユニットはキャッシュ２００の中に該当命令
データが存在するか否かを調べ、存在する場合には該当
命令データをキャッシュ２００から読出して命令の実行
制御部１１１に渡し、存在しない場合には該当命令デー
タを含む１ブロックのデータを主記憶装置２００から読
出し、該当命令データを命令の実行制御部１１１に渡す
と共に、当該命令データ・ブロックをキャッシュ１６０
に書き込む。
オペランド・アクセス制御部１１２がオペランド取出し
要求を発行した場合にも、記憶制御ユニットは同様な動
作を行い、オペランド・データを演算部に渡す。
要求を発行した場合にも、記憶制御ユニットは同様な動
作を行い、オペランド・データを演算部に渡す。
上述のように、一つの共用したキャッシュであった場合
には、指定されたブロック・データ（命令列）をキャッ
シュに登録するのには、オペランド・アクセス（命令列
に対して読出し動作）によって可能であった。
には、指定されたブロック・データ（命令列）をキャッ
シュに登録するのには、オペランド・アクセス（命令列
に対して読出し動作）によって可能であった。
しかしながら、命令キャッシュとオペランド・キャッシ
ュが存在すると、オペランド・キャッシュへの登録は今
まで通りのアクセスで可能であるが、命令キャッシュへ
のデータの登録はオペランド・アクセスでは行うことが
出来ず、−度、命令を実行しないと、命令キャッシュへ
のデータ登録が不可能であった。
ュが存在すると、オペランド・キャッシュへの登録は今
まで通りのアクセスで可能であるが、命令キャッシュへ
のデータの登録はオペランド・アクセスでは行うことが
出来ず、−度、命令を実行しないと、命令キャッシュへ
のデータ登録が不可能であった。
本発明は、この点に鑑みて創作されたものであって、命
令列を実行せずに、命令キャッシュへデータを登録する
ことが出来るようにすることを目的としている。
令列を実行せずに、命令キャッシュへデータを登録する
ことが出来るようにすることを目的としている。
第１図は本発明の原理説明図である。本発明の前提とな
る計算機は、命令キャッシュ１６１とオペランド・キャ
ッシュ１６２とを持つ記憶制御ユニットを有している。
る計算機は、命令キャッシュ１６１とオペランド・キャ
ッシュ１６２とを持つ記憶制御ユニットを有している。
記憶制御ユニットは、命令取出し要求が発行された時に
は、該要求で指定された番地のデータが命令キャッシュ
１６１に存在するか否かを調べ、存在する場合には該当
データを命令キャッシュ１６１から読出して命令実行の
ためのハードウェア機構に渡し、存在しない場合には該
当データを含む１ブロックのデータを主記憶装置２００
から読み出して命令キャッシュ１６１に書き込むと共に
該当データを命令実行のハードウェア機構に渡す。また
、オペランド取出し要求が発行された時には、該要求で
指定された番地のデータがオペランド・キャッシュ１６
２に存在するか否かを調べ、存在する場合には該当デー
タをオペランド。
は、該要求で指定された番地のデータが命令キャッシュ
１６１に存在するか否かを調べ、存在する場合には該当
データを命令キャッシュ１６１から読出して命令実行の
ためのハードウェア機構に渡し、存在しない場合には該
当データを含む１ブロックのデータを主記憶装置２００
から読み出して命令キャッシュ１６１に書き込むと共に
該当データを命令実行のハードウェア機構に渡す。また
、オペランド取出し要求が発行された時には、該要求で
指定された番地のデータがオペランド・キャッシュ１６
２に存在するか否かを調べ、存在する場合には該当デー
タをオペランド。
キャッシュ１６２から読出して演算部に渡し、存在しな
い場合には該当データを含む１ブロックのデータを主記
憶装置２００から読み出してオペランド・キャッシュ１
６２に書き込むと共に該当データを演算部に渡す。
い場合には該当データを含む１ブロックのデータを主記
憶装置２００から読み出してオペランド・キャッシュ１
６２に書き込むと共に該当データを演算部に渡す。
本発明は、上記のような計算機において、命令不当コー
ド割込み制御部１１３と、不当コード・サーチ制御部１
１４とを設けたものである。
ド割込み制御部１１３と、不当コード・サーチ制御部１
１４とを設けたものである。
不当コード・サーチ制御部１１４は、番地が指定され、
起動が指示されたことを契機として、■ 当該番地をオ
ペランド・キャッシュ１６２に対するアクセス番地とし
て設定し、 ■ オペランド取出し要求を発行し、読出しデータが不
当コードか否かを調べ、 ■ 不当コードでない場合には、アクセス番地を更新し
て（２）の処理に戻り、 ■ 不当コードの場合には、不当コードとされたデータ
に対応するアクセス番地を予め定められた記憶手段に格
納すると共に命令不当コード割込み制御部１１３を起動
する 処理を行うように構成されている。
起動が指示されたことを契機として、■ 当該番地をオ
ペランド・キャッシュ１６２に対するアクセス番地とし
て設定し、 ■ オペランド取出し要求を発行し、読出しデータが不
当コードか否かを調べ、 ■ 不当コードでない場合には、アクセス番地を更新し
て（２）の処理に戻り、 ■ 不当コードの場合には、不当コードとされたデータ
に対応するアクセス番地を予め定められた記憶手段に格
納すると共に命令不当コード割込み制御部１１３を起動
する 処理を行うように構成されている。
命令不当コード割込み制御部１１３は、起動されると、
■゛上記記憶手段の番地を命令キャッシュ１６１に対す
るアクセス番地として設定し、命令取出し要求を発行す
る 処理を行うように構成されている。
るアクセス番地として設定し、命令取出し要求を発行す
る 処理を行うように構成されている。
先ず、先頭番地として主記憶装置の命令データ域の番地
を指定し、不当コード・サーチ制御部１１４を起動する
。
を指定し、不当コード・サーチ制御部１１４を起動する
。
不当コード・サーチ制御部１１４は、起動されると、命
令データ・ブロックを主記憶装置２００から読み出して
オペランド・キャッシュ１６２に格納し、この命令デー
タ・ブロックを２バイトずつ読み出して不当コードをサ
ーチする。不当コードとは、命令コードとして定義され
ていないコードであり、例えば１６進表示でｒｏｏ、、
、ｒＦＦＪなとのコードである。不当コードが見つかっ
たならば、この不当コードの主記憶装置上の格納場所を
特定する番地を記憶手段に格納し、命令不当コード割込
み制御部１１３を起動する。
令データ・ブロックを主記憶装置２００から読み出して
オペランド・キャッシュ１６２に格納し、この命令デー
タ・ブロックを２バイトずつ読み出して不当コードをサ
ーチする。不当コードとは、命令コードとして定義され
ていないコードであり、例えば１６進表示でｒｏｏ、、
、ｒＦＦＪなとのコードである。不当コードが見つかっ
たならば、この不当コードの主記憶装置上の格納場所を
特定する番地を記憶手段に格納し、命令不当コード割込
み制御部１１３を起動する。
命令不当コード割込み制御部１１３は、起動されると、
記憶手段の番地を読み出し、この番地を命令キャッシュ
に対するアドレスとして命令取出し要求を発行する。記
憶制御ユニットは、該当するデータが命令キャッシュ１
６１の中に存在すれば直ちに該当データを命令キャッシ
ュ１６１から読出して命令実行のためのハードウェア機
構に送り、存在しなければ該当データを含む１ブロック
のデータを主記憶装置２００から読出して命令キャッシ
ュ１６１に書込み、該当データを命令実行のためのハー
ドウェア機構に送る。
記憶手段の番地を読み出し、この番地を命令キャッシュ
に対するアドレスとして命令取出し要求を発行する。記
憶制御ユニットは、該当するデータが命令キャッシュ１
６１の中に存在すれば直ちに該当データを命令キャッシ
ュ１６１から読出して命令実行のためのハードウェア機
構に送り、存在しなければ該当データを含む１ブロック
のデータを主記憶装置２００から読出して命令キャッシ
ュ１６１に書込み、該当データを命令実行のためのハー
ドウェア機構に送る。
命令キャッシュ１６１の中に該当データが存在しないも
のと仮定すると、１ブロックの命令データが命令キャッ
シュ１６１に登録されると共に該当データ（この場合は
不当な命令コードを持つ命令）が命令実行のためのハー
ドウェア機構に送られる。
のと仮定すると、１ブロックの命令データが命令キャッ
シュ１６１に登録されると共に該当データ（この場合は
不当な命令コードを持つ命令）が命令実行のためのハー
ドウェア機構に送られる。
ハードウェア機構は、入力された該当データを解析する
。不当な命令コードであるので不当命令コード割込みが
発生する。不当命令コード割込み契機は命令不当コード
割込み制御部１１３で解除する。
。不当な命令コードであるので不当命令コード割込みが
発生する。不当命令コード割込み契機は命令不当コード
割込み制御部１１３で解除する。
このように、本発明によれば、命令を実行することなく
、命令キャッシュにデータを登録することが出来る。
、命令キャッシュにデータを登録することが出来る。
〔実施例］
第２図は本発明の１実施例を説明する図である。
同図において、１００はプロセンサ、１１３は命令不当
コード割込み制御部、１１４は不当コード・サーチ制御
部、１５０は番地データ記憶部、１６１は命令キャッシ
ュ、１６２はオペランド・キャッシュ、２００は主記憶
装置、３０１はプログラムの起動部、３０２は試験プロ
グラムの実行制御部、Ｂｉ（ｉは１゜２、・・・）はブ
ロック域をそれぞれ示している。
コード割込み制御部、１１４は不当コード・サーチ制御
部、１５０は番地データ記憶部、１６１は命令キャッシ
ュ、１６２はオペランド・キャッシュ、２００は主記憶
装置、３０１はプログラムの起動部、３０２は試験プロ
グラムの実行制御部、Ｂｉ（ｉは１゜２、・・・）はブ
ロック域をそれぞれ示している。
プログラムの起動部３０１は、主記憶装置２００の命令
データ域中に存在する番地を先頭番地として選択し、こ
の先頭番地と起動指示とを不当コード・サーチ制御部１
１４に与える。
データ域中に存在する番地を先頭番地として選択し、こ
の先頭番地と起動指示とを不当コード・サーチ制御部１
１４に与える。
プロセッサ１００の中には、命令不当コード割込み制御
部１１３と不当コード・サーチ制御部１１４とが設けら
れている。命令キャッシュ１６１とオペランド・キャッ
シュ１６２は、記憶制御ユニットの中に存在する。命令
取出し要求に対応する命令データは、命令実行のための
ハード（命令デコーダなどを含む）に送られ、当該命令
データに基づく命令実行が開始される。
部１１３と不当コード・サーチ制御部１１４とが設けら
れている。命令キャッシュ１６１とオペランド・キャッ
シュ１６２は、記憶制御ユニットの中に存在する。命令
取出し要求に対応する命令データは、命令実行のための
ハード（命令デコーダなどを含む）に送られ、当該命令
データに基づく命令実行が開始される。
不当コード・サーチ制御部１１４は、次のような処理を
行う。不当コード・サーチ制御部１１４は、起動指示が
与えられると、指定された先頭番地以降の命令列を２バ
イト境界で順番に読み出し、２バイト境界のデータが不
当コードか否かを調べる。
行う。不当コード・サーチ制御部１１４は、起動指示が
与えられると、指定された先頭番地以降の命令列を２バ
イト境界で順番に読み出し、２バイト境界のデータが不
当コードか否かを調べる。
不当コードとは、命令コードとして定義されていないコ
ードを意味しており、例えば「００」やＩＦＦ、＋
（１６進表示）がこれに相当する。
ードを意味しており、例えば「００」やＩＦＦ、＋
（１６進表示）がこれに相当する。
２バイト境界のデータが不当コードか否かを調べるため
に、不当コード・サーチ制御部１１４は、オペランド取
出し要求を発行する。オペランド取出し要求を受は取る
と、記憶制御ユニットは、該当データがオペランド・キ
ャッシュ１６２の中に存在するか否かを調べ、存在する
場合には該当データをオペランド・キャッシュ１６２か
ら読み出して不当コード・サーチ制御部１１４に渡し、
存在しない場合には該当データを含む命令データ・ブロ
ックを主記憶装置２００から読み出し、該当データを不
当コード・サーチ制御部１１４に渡すと共に該当命令デ
ータ・ブロックをオペランド・キャッシュ１６２に書き
込む。不当コード・サーチ制御部１１４は、不当コード
が見つかると、不当コードの番地を番地データ記憶部１
５０に書き込み、命令不当コード割込み制御部１１３を
起動する。
に、不当コード・サーチ制御部１１４は、オペランド取
出し要求を発行する。オペランド取出し要求を受は取る
と、記憶制御ユニットは、該当データがオペランド・キ
ャッシュ１６２の中に存在するか否かを調べ、存在する
場合には該当データをオペランド・キャッシュ１６２か
ら読み出して不当コード・サーチ制御部１１４に渡し、
存在しない場合には該当データを含む命令データ・ブロ
ックを主記憶装置２００から読み出し、該当データを不
当コード・サーチ制御部１１４に渡すと共に該当命令デ
ータ・ブロックをオペランド・キャッシュ１６２に書き
込む。不当コード・サーチ制御部１１４は、不当コード
が見つかると、不当コードの番地を番地データ記憶部１
５０に書き込み、命令不当コード割込み制御部１１３を
起動する。
命令不当コード割込み制御部１１３は、起動されると、
番地データ記憶部１５０のデータを読み出し、これを命
令キャッシュに対するアドレス・レジスタに設定し、命
令取出し要求を発行する。記憶制御ユニットは、該当デ
ータが命令キャッシュ１６１に存在するか否かを調べ、
存在する場合には該当データを命令キャッシュ１６１か
ら読み出してハード（命令実行のための）に送り、存在
しない場合には該当データを含む命令データ・ブロック
を主記憶装置２００から読み出し、該当データをハード
（命令実行のための）に送ると共に該当命令データ・ブ
ロックを命令キャッシュ１６１に書き込む。
番地データ記憶部１５０のデータを読み出し、これを命
令キャッシュに対するアドレス・レジスタに設定し、命
令取出し要求を発行する。記憶制御ユニットは、該当デ
ータが命令キャッシュ１６１に存在するか否かを調べ、
存在する場合には該当データを命令キャッシュ１６１か
ら読み出してハード（命令実行のための）に送り、存在
しない場合には該当データを含む命令データ・ブロック
を主記憶装置２００から読み出し、該当データをハード
（命令実行のための）に送ると共に該当命令データ・ブ
ロックを命令キャッシュ１６１に書き込む。
命令データが入力されると、命令実行のためのハードは
、先ず命令解読を行う。この場合、命令コードは不当コ
ードであるので、不当命令コード割込みが発生する。不
当命令コード割込みが発生すると、命令不当コード割込
み制御部１１３は、割込み解除の処理を行い、命令キャ
ッシュ１６１に命令データが取り込まれたことを試験プ
ログラムの実行制御部３０２に知らせる。試験プログラ
ムの実行制御部３０２は、所定の試験条件／試験項目を
開始する。
、先ず命令解読を行う。この場合、命令コードは不当コ
ードであるので、不当命令コード割込みが発生する。不
当命令コード割込みが発生すると、命令不当コード割込
み制御部１１３は、割込み解除の処理を行い、命令キャ
ッシュ１６１に命令データが取り込まれたことを試験プ
ログラムの実行制御部３０２に知らせる。試験プログラ
ムの実行制御部３０２は、所定の試験条件／試験項目を
開始する。
〔発明の効果］
以上の説明から明らかなように、本発明によれば、命令
の機能実行（機能動作）を伴わずに命令キャッシュ上へ
ブロック単位に命令データ（列）を登録することができ
る。そのため、 ■ 命令キャッシュ登録アルゴリズム試験が従来と同じ
ように可能となる。
の機能実行（機能動作）を伴わずに命令キャッシュ上へ
ブロック単位に命令データ（列）を登録することができ
る。そのため、 ■ 命令キャッシュ登録アルゴリズム試験が従来と同じ
ように可能となる。
■ 命令キャッシュ状態を任意環境に変化させることが
可能となる。
可能となる。
など、試験不可能であった命令キャッシュに対する試験
が可能となる。
が可能となる。
第１図は本発明の原理説明図、第２図は本発明の１実施
例を説明する図、第３図は１個のキャッシュを持つ計算
機におけるキャッシュへのデータの取込みを説明する図
である。 １００・・・プロセッサ、１１１・・・命令の実行制御
部、１１２・・・オペランド・アクセス制御部、１１３
・・・命令不当コード割込み制御部、１１４・・・不当
コード・サーチ制御部、１５０・・・番地データ記憶部
、１６１・・・命令キャッシュ、１６２・・・オペラン
ド・キャッシュ、２００・・・主記憶装置、３０１・・
・プログラムの起動部、３０２・・・試験プログラムの
実行制御部。 特許出願人 富士通株式会社 代理人弁理士 京 谷 四 部 第１図 １４固のヤヤ・ソシュを椅つｔＹ＊＠ｌ：ｆ−３１する
Ｎタヅシュへのデ′−夕の耳ス込η第 ５図
例を説明する図、第３図は１個のキャッシュを持つ計算
機におけるキャッシュへのデータの取込みを説明する図
である。 １００・・・プロセッサ、１１１・・・命令の実行制御
部、１１２・・・オペランド・アクセス制御部、１１３
・・・命令不当コード割込み制御部、１１４・・・不当
コード・サーチ制御部、１５０・・・番地データ記憶部
、１６１・・・命令キャッシュ、１６２・・・オペラン
ド・キャッシュ、２００・・・主記憶装置、３０１・・
・プログラムの起動部、３０２・・・試験プログラムの
実行制御部。 特許出願人 富士通株式会社 代理人弁理士 京 谷 四 部 第１図 １４固のヤヤ・ソシュを椅つｔＹ＊＠ｌ：ｆ−３１する
Ｎタヅシュへのデ′−夕の耳ス込η第 ５図
Claims (1)
- 【特許請求の範囲】 命令キャッシュ（１６１）とオペランド・キャッシュ（
１６２）を持つ記憶制御ユニットを有すると共に、記憶
制御ユニットが、 （ａ）命令取出し要求が発行された時には、該要求で指
定された番地のデータが命令キャッシュ（１６１）に存
在するか否かを調べ、存在する場合には該当データを命
令キャッシュ（１６１）から読出して命令実行のための
ハードウェア機構に渡し、存在しない場合には該当デー
タを含む１ブロックのデータを主記憶装置（２００）か
ら読み出して命令キャッシュ（１６１）に書き込むと共
に該当データを命令実行のハードウェア機構に渡し、（
ｂ）オペランド取出し要求が発行された時には、該要求
で指定された番地のデータがオペランド・キャッシュ（
１６２）に存在するか否かを調べ、存在する場合には該
当データをオペランド・キャッシュ（１６２）から読出
して演算部に渡し、存在しない場合には該当データを含
む１ブロックのデータを主記憶装置（２００）から読み
出してオペランド・キャッシュ（１６２）に書き込むと
共に該当データを演算部に渡す ように構成されている 計算機において、 命令不当コード割込み制御部（１１３）と、不当コード
・サーチ制御部（１１４）と を有し、 不当コード・サーチ制御部（１１４）は、番地が指定さ
れ、起動が指示されたことを契機として、（１）当該番
地をオペランド・キャッシュ（１６２）に対するアクセ
ス番地として設定し、 （２）オペランド取出し要求を発行し、読出しデータが
不当コードか否かを調べ、 （３）不当コードでない場合には、アクセス番地を更新
して（２）の処理に戻り、 （４）不当コードの場合には、不当コードとされたデー
タに対応するアクセス番地を予め定められた記憶手段に
格納すると共に命令不当コード割込み制御部（１１３）
を起動する 処理を行うように構成され、 命令不当コード割込み制御部（１１３）は、起動される
と、 （１）上記記憶手段の番地を命令キャッシュ（１６１）
に対するアクセス番地として設定し、命令取出し要求を
発行する 処理を行うように構成されている ことを特徴とする命令キャッシュへの命令データ取込み
制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2173850A JP2523398B2 (ja) | 1990-06-30 | 1990-06-30 | 命令キャッシュへの命令デ―タ取込み制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2173850A JP2523398B2 (ja) | 1990-06-30 | 1990-06-30 | 命令キャッシュへの命令デ―タ取込み制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0462649A true JPH0462649A (ja) | 1992-02-27 |
| JP2523398B2 JP2523398B2 (ja) | 1996-08-07 |
Family
ID=15968315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2173850A Expired - Fee Related JP2523398B2 (ja) | 1990-06-30 | 1990-06-30 | 命令キャッシュへの命令デ―タ取込み制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2523398B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007008539A (ja) * | 2005-06-30 | 2007-01-18 | Tenryu Kagaku Kogyo Kk | 液体容器用の蓋装置 |
-
1990
- 1990-06-30 JP JP2173850A patent/JP2523398B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007008539A (ja) * | 2005-06-30 | 2007-01-18 | Tenryu Kagaku Kogyo Kk | 液体容器用の蓋装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2523398B2 (ja) | 1996-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3016575B2 (ja) | 複数キャッシュ・メモリ・アクセス方法 | |
| US4779193A (en) | Data processing apparatus for writing calculation result into buffer memory after the writing of the beginning word of the read data | |
| JPH0462649A (ja) | 命令キャッシュへの命令データ取込み制御方式 | |
| JPH03175548A (ja) | マイクロプロセッサ及びアドレス制御方式 | |
| JP2902847B2 (ja) | 自己変更コード実行方式 | |
| JPS6232508B2 (ja) | ||
| JPH08161226A (ja) | データ先読み制御方法，キャッシュ制御装置およびデータ処理装置 | |
| JP3762608B2 (ja) | 計算機とその制御方法 | |
| JP2562838B2 (ja) | プロセッサ及びストアバッファ制御方法 | |
| JPH02189658A (ja) | キャッシュメモリ | |
| JPH06149669A (ja) | キャッシュデータ転送方式およびキャッシュデータ転送装置 | |
| JPH0795288B2 (ja) | マイクロコンピュータ | |
| JPS6410858B2 (ja) | ||
| JPH04246728A (ja) | 情報処理装置 | |
| JPH02238490A (ja) | 画像処理装置 | |
| JPS5955546A (ja) | フア−ムウエア処理装置 | |
| JPH07104834B2 (ja) | 処理装置間ロック制御システム | |
| JPH02259945A (ja) | ストア処理方式 | |
| JP2002024086A (ja) | マイクロコンピュータ、コンピュータシステムおよび命令コード更新方法 | |
| JPH05324469A (ja) | キャッシュ・メモリを内蔵したマイクロプロセッサ | |
| JPH03271859A (ja) | 情報処理装置 | |
| JPH0223425A (ja) | 命令の書きかえ検出回路 | |
| JP2001175475A (ja) | 計算機とその制御方法 | |
| JPS6371745A (ja) | キヤツシユメモリ制御方式 | |
| JPH01316850A (ja) | キャッシュメモリシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |