JPH0223425A - 命令の書きかえ検出回路 - Google Patents
命令の書きかえ検出回路Info
- Publication number
- JPH0223425A JPH0223425A JP17470688A JP17470688A JPH0223425A JP H0223425 A JPH0223425 A JP H0223425A JP 17470688 A JP17470688 A JP 17470688A JP 17470688 A JP17470688 A JP 17470688A JP H0223425 A JPH0223425 A JP H0223425A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- access
- address
- write
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 14
- 238000001514 detection method Methods 0.000 claims description 3
- 230000010365 information processing Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Storage Device Security (AREA)
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は仮想記憶方式を採用する情報処理装置における
中央処理装置に関する。
中央処理装置に関する。
従来の中央処理装置において、命令書きかえを行う場合
には１．プログラムにおいて命令を書きかえた直後に分
岐命令により分岐を行うこで命令プリフェッチキューを
消去していた。
には１．プログラムにおいて命令を書きかえた直後に分
岐命令により分岐を行うこで命令プリフェッチキューを
消去していた。
上述した従来の中央処理装置では、プログラムにおいて
明示的に命令プリフェッチキューの消去を行う必要があ
る。また命令プリフェッチキューを持たない中央処理装
置で開発したプログラムが命令書きかえを行っていた場
合に、命令プリフェッチキューを持つ新らたな中央処理
装置上でプログラムを動作させるためには分岐命令の挿
入などのプログラム修正を必要とする。
明示的に命令プリフェッチキューの消去を行う必要があ
る。また命令プリフェッチキューを持たない中央処理装
置で開発したプログラムが命令書きかえを行っていた場
合に、命令プリフェッチキューを持つ新らたな中央処理
装置上でプログラムを動作させるためには分岐命令の挿
入などのプログラム修正を必要とする。
本発明の中央処理装置は、
仮想アドレスから実アドレスへのアドレス変換を行うと
ともに、リード、ライト、実行アクセスの可否を指定す
るビットを持つことによる記憶保護に関する情報を保持
するアドレス変換回路と。
ともに、リード、ライト、実行アクセスの可否を指定す
るビットを持つことによる記憶保護に関する情報を保持
するアドレス変換回路と。
アドレス変換回路におけるアドレス変換時に記憶保護に
関する情報からとり出されたライトアクセスと実行アク
セスが可能であることを示す信号と。
関する情報からとり出されたライトアクセスと実行アク
セスが可能であることを示す信号と。
アドレス変換回路で行われるアドレス変換がライトアク
セスであることを示す信号と。
セスであることを示す信号と。
ライトアクセスと実行アクセスが可能であることを示す
信号と、ライトアクセスであることを示す信号とを論理
積するゲートと を有している。
信号と、ライトアクセスであることを示す信号とを論理
積するゲートと を有している。
次に本発明について図面を参照して説明する。
第２図は本発明を用いた中央処理装置のブロック図であ
る。第２図において２０１はバスコントロール部、２０
２は命令プリフェッチキュー２０３は命令デコード部、
２０４は命令実行部。
る。第２図において２０１はバスコントロール部、２０
２は命令プリフェッチキュー２０３は命令デコード部、
２０４は命令実行部。
２０５はアドレス変換部であり、２０６はフェッチ命令
バス、２０７はデコード命令バス、２０８はデコード済
命令情報バス、２０９データリード／ライトバス、２１
０はアクセス要求バス、２１１は実アドレスアクセス要
求バス、２１２は命令書きかえ通知信号である。
バス、２０７はデコード命令バス、２０８はデコード済
命令情報バス、２０９データリード／ライトバス、２１
０はアクセス要求バス、２１１は実アドレスアクセス要
求バス、２１２は命令書きかえ通知信号である。
第２図を用いて中央処理装置での命令の実行過程を説明
する。バスコントロール部２０１によってフェッチされ
た命令はフェッチ命令バス２０８をとおり命令プリフェ
ッチキュー２０２に蓄えられる。命令デー−ド部２０３
はデコード命令バス２０７をとおして命令プリフェッチ
キュー２０２から命令をとり込みデコードする。命令が
データのリードやライトを行う場合にはデータのアドレ
スとリード／ライトアクセスやデータ長を示すアクセス
情報を作り、アクセス要求バス２１０をとおしてアドレ
ス変換部２０５に送る。アドレス変換部２０５ではアク
セス要求バス２１０上の仮想アドレスを実アドレスに変
換し、実アドレスアクセス要求ハス２１１をとおしてバ
スコントロール部２０１におくる。命令デコード部２０
３からデコード済命令バス２０８をとおして命令実行部
２０４におくられる命令のデコード済情報をもとにして
命令実行部２０４において命令が実行される。命令がデ
ータのリード／ライトをともなう場合にはデータリード
／ライトバス２０９をとおしてバスコントロール部２０
１とデータのやりとりを行う。
する。バスコントロール部２０１によってフェッチされ
た命令はフェッチ命令バス２０８をとおり命令プリフェ
ッチキュー２０２に蓄えられる。命令デー−ド部２０３
はデコード命令バス２０７をとおして命令プリフェッチ
キュー２０２から命令をとり込みデコードする。命令が
データのリードやライトを行う場合にはデータのアドレ
スとリード／ライトアクセスやデータ長を示すアクセス
情報を作り、アクセス要求バス２１０をとおしてアドレ
ス変換部２０５に送る。アドレス変換部２０５ではアク
セス要求バス２１０上の仮想アドレスを実アドレスに変
換し、実アドレスアクセス要求ハス２１１をとおしてバ
スコントロール部２０１におくる。命令デコード部２０
３からデコード済命令バス２０８をとおして命令実行部
２０４におくられる命令のデコード済情報をもとにして
命令実行部２０４において命令が実行される。命令がデ
ータのリード／ライトをともなう場合にはデータリード
／ライトバス２０９をとおしてバスコントロール部２０
１とデータのやりとりを行う。
第１図はアドレス変換部２０５について詳細に示した図
である。第１図において１０１はアクセス要求ハス、１
０２は実アドレスアクセス要求バス、１０３は仮想アド
レスレジスタ、１０４は実アドレスレジスタ、１０５は
連想メモリ、１０６はデータメモリ、１０７はアクセス
情報レジスタ、１０８はライトアクセス信号、１０９は
ライト許可信号、１１０は実行許可信号、１１１はＡＮ
Ｄゲー）、１１２は命令書きかえ通知信号である。
である。第１図において１０１はアクセス要求ハス、１
０２は実アドレスアクセス要求バス、１０３は仮想アド
レスレジスタ、１０４は実アドレスレジスタ、１０５は
連想メモリ、１０６はデータメモリ、１０７はアクセス
情報レジスタ、１０８はライトアクセス信号、１０９は
ライト許可信号、１１０は実行許可信号、１１１はＡＮ
Ｄゲー）、１１２は命令書きかえ通知信号である。
第１図を用いてアドレス変換部２０５の動作について説
明する。アクセス要求バス１０１は仮想アドレスとアク
セスの種類やデータ長などの情報とからなる。仮想アド
レスは仮想アドレスレジスタ１０３に保持され連想メモ
リ１０５が検索される。連想メモリ１０５に対応する仮
想アドレスが存在しない場合は、デマンドページング方
式の仮想記憶において通常おこなわれているように、ア
ドレス変換テーブルの検索が行われ、アドレス変換の結
果が新らたにアドレス変換部２０５の連想メモリ１０５
とデータメモリ１０６に設定された後に再び連想メモリ
１０５の検索が行われる。連想メモリ１０５に対する仮
想アドレスが存在する場合は、対応するデータメモ！Ｊ
１０６内のエントリが読み出され、実アドレスは実アド
レスレジスタ１０４に、リード／ライト／実行アクセス
許可情報はアクセス情報レジスタ１０７に格納される。
明する。アクセス要求バス１０１は仮想アドレスとアク
セスの種類やデータ長などの情報とからなる。仮想アド
レスは仮想アドレスレジスタ１０３に保持され連想メモ
リ１０５が検索される。連想メモリ１０５に対応する仮
想アドレスが存在しない場合は、デマンドページング方
式の仮想記憶において通常おこなわれているように、ア
ドレス変換テーブルの検索が行われ、アドレス変換の結
果が新らたにアドレス変換部２０５の連想メモリ１０５
とデータメモリ１０６に設定された後に再び連想メモリ
１０５の検索が行われる。連想メモリ１０５に対する仮
想アドレスが存在する場合は、対応するデータメモ！Ｊ
１０６内のエントリが読み出され、実アドレスは実アド
レスレジスタ１０４に、リード／ライト／実行アクセス
許可情報はアクセス情報レジスタ１０７に格納される。
実アドレスレジスタ１０４の実アドレスと、アクセス要
求バス１０１のアクセスの種類やデータ長とから実アド
レスアクセス要求が作られて実アドレスアクセス要求バ
ス１０２に出力される。
求バス１０１のアクセスの種類やデータ長とから実アド
レスアクセス要求が作られて実アドレスアクセス要求バ
ス１０２に出力される。
以上に述べたアドレス変換の過程において、アクセス要
求バス１０１上のライトアクセスを示す。
求バス１０１上のライトアクセスを示す。
ライトアクセス信号１０８と、アクセス情報レジスタ１
０７に読み出されたアクセス許可情報によるライト許可
信号１０９と実行許可信号１１０とがＡＮＤゲート１１
１に入力されて命令書きかえ通知信号１１２が作られる
。すなわち命令書きかえ通知信号１１２が“１”となる
のは、ライトと実行の両アクセスが許可されたアドレス
に対してライトのアクセス要求を発した時である。
０７に読み出されたアクセス許可情報によるライト許可
信号１０９と実行許可信号１１０とがＡＮＤゲート１１
１に入力されて命令書きかえ通知信号１１２が作られる
。すなわち命令書きかえ通知信号１１２が“１”となる
のは、ライトと実行の両アクセスが許可されたアドレス
に対してライトのアクセス要求を発した時である。
命令書きかえ通知信号１１２が“１ｎとなると命令デコ
ーダ２０３は次の命令のデコードを行わずに、命令プリ
フェッチキュー２０２の内容な消去シ、バスコントロー
ル部２゛０１なアクセス要求を出して次命令を再フェ、
チする。そのため既に命令プリフェッチキュー２０２内
にとり込まれた命令を命令書きかえにより変更した場合
にも、書きかえる以前の命令をデコードしてしまうこと
を防ぐことができる。
ーダ２０３は次の命令のデコードを行わずに、命令プリ
フェッチキュー２０２の内容な消去シ、バスコントロー
ル部２゛０１なアクセス要求を出して次命令を再フェ、
チする。そのため既に命令プリフェッチキュー２０２内
にとり込まれた命令を命令書きかえにより変更した場合
にも、書きかえる以前の命令をデコードしてしまうこと
を防ぐことができる。
第３図は本発明の第２の実施例を示す図である。
第３図における各ブロックと信号の名称と働きは第２図
のものと同一である。第３図においては命令書きかえ通
知信号１１２はアドレス変換部２０５から命令実行部２
０４へとつながる。
のものと同一である。第３図においては命令書きかえ通
知信号１１２はアドレス変換部２０５から命令実行部２
０４へとつながる。
第３図においては第２図に示した第１の実施例の中央処
理装置と同様に処理が行われるが、アドレス変換部２０
５で命令書きかえが検出されると命令書きかえ通知信号
１１２により命令実行部２０４に命令書きかえが通知さ
れる。命令実行部２０４は命令書きかえが通知されると
割り込み処理を起動する。割り込み処理プログラムにお
いて命令書きかえをおこなおうとしたプログラムの実行
を打ち切るか継続して実行するのかの選択な行うことか
できる。この実施例では、命令書きかえを許可するか否
かをプログラムごとにきめ細く管理することができる。
理装置と同様に処理が行われるが、アドレス変換部２０
５で命令書きかえが検出されると命令書きかえ通知信号
１１２により命令実行部２０４に命令書きかえが通知さ
れる。命令実行部２０４は命令書きかえが通知されると
割り込み処理を起動する。割り込み処理プログラムにお
いて命令書きかえをおこなおうとしたプログラムの実行
を打ち切るか継続して実行するのかの選択な行うことか
できる。この実施例では、命令書きかえを許可するか否
かをプログラムごとにきめ細く管理することができる。
以上説明したように本発明は、簡単なハードウェアで命
令の書きかえを検出することができるため命令の書きか
えを行うソフトウェアの実行においてソフトウェア記述
上の注意を要しないですむという効果がある。
令の書きかえを検出することができるため命令の書きか
えを行うソフトウェアの実行においてソフトウェア記述
上の注意を要しないですむという効果がある。
第１図は本発明の命令書きかえ検出回路を持つアドレス
変換部分の図、第２図は本発明の命令書きかえ検出回路
による第１図の実施例を用いた中央処理装置の図、第３
図は第２の実施例を要いた中央処理装置の図である。 第１図において、 １０１・・・・・・アクセス要求バス、１０２・・・・
・・実アドレスアクセス要求バス、１０８・・・・・・
ライトアクセス信号、１０９・・・・・・ライト許可信
号、１１０・・・・・・実行許可信号、１１１・・・・
・・ＡＮＤゲート、１１２・・・・・・命令書きかえ通
知信号、 であり第２図において、 ２０１・・・・・・バスコントロール部、２０２・・・
・・・命令プリフェッチキュー ２０３・・・・・・命
令デコード部、２０４・・・・・・命令実行部、２０５
・・・・・・アドレス変換部、 である。 代理人 弁理士 内 原 晋 ２θ７：ｌＹスプントυ−ル部 ２ｏｚ：４々プリフエツチ１ニー ２θ３：命々テ°゛コーＹ＃ ２１）４： ｇ、ν？夫行老Ｐ ２ムタニアドレスとｊ≧２１．事発告ド井 ２ 図
変換部分の図、第２図は本発明の命令書きかえ検出回路
による第１図の実施例を用いた中央処理装置の図、第３
図は第２の実施例を要いた中央処理装置の図である。 第１図において、 １０１・・・・・・アクセス要求バス、１０２・・・・
・・実アドレスアクセス要求バス、１０８・・・・・・
ライトアクセス信号、１０９・・・・・・ライト許可信
号、１１０・・・・・・実行許可信号、１１１・・・・
・・ＡＮＤゲート、１１２・・・・・・命令書きかえ通
知信号、 であり第２図において、 ２０１・・・・・・バスコントロール部、２０２・・・
・・・命令プリフェッチキュー ２０３・・・・・・命
令デコード部、２０４・・・・・・命令実行部、２０５
・・・・・・アドレス変換部、 である。 代理人 弁理士 内 原 晋 ２θ７：ｌＹスプントυ−ル部 ２ｏｚ：４々プリフエツチ１ニー ２θ３：命々テ°゛コーＹ＃ ２１）４： ｇ、ν？夫行老Ｐ ２ムタニアドレスとｊ≧２１．事発告ド井 ２ 図
Claims (1)
- 【特許請求の範囲】 命令デコードに先行して命令をプリフェッチする命令プ
リフェッチキューと、ページテーブルにリード、ライト
、実行アクセスの可否を指定するビットを持つことによ
り記憶保護を行うデマンドページング方式の仮想記憶を
採用した情報処理装置において、 仮想アドレスから実アドレスへのアドレス変換を行うと
ともに、前記記憶保護に関する情報を保持するアドレス
変換回路と、 前記アドレス変換回路におけるアドレス変換時に前記記
憶保護に関する情報からとり出されるライトアクセスと
実行アクセスが可能であることを示す信号と、 前記アドレス変換回路で行われるアドレス変換がライト
アクセスであることを示す信号と、前記ライトアクセス
と実行アクセスが可能であることを示す信号と、前記ラ
イトアクセスであることを示す信号とを論理積するゲー
トとを備え、ライトと実行のアクセスが可能なアドレス
に対するデータライトを検出することにより命令書きか
えを検出する命令の書きかえ検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17470688A JPH0223425A (ja) | 1988-07-12 | 1988-07-12 | 命令の書きかえ検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17470688A JPH0223425A (ja) | 1988-07-12 | 1988-07-12 | 命令の書きかえ検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0223425A true JPH0223425A (ja) | 1990-01-25 |
Family
ID=15983236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17470688A Pending JPH0223425A (ja) | 1988-07-12 | 1988-07-12 | 命令の書きかえ検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0223425A (ja) |
-
1988
- 1988-07-12 JP JP17470688A patent/JPH0223425A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5247639A (en) | Microprocessor having cache bypass signal terminal | |
| US4779193A (en) | Data processing apparatus for writing calculation result into buffer memory after the writing of the beginning word of the read data | |
| JPH0548497B2 (ja) | ||
| JPH0223425A (ja) | 命令の書きかえ検出回路 | |
| JPS615357A (ja) | デ−タ処理装置 | |
| JP2619425B2 (ja) | シーケンスコントローラ | |
| JPS6232508B2 (ja) | ||
| JPH08305634A (ja) | 情報処理方法及び装置 | |
| JPH01177145A (ja) | 情報処理装置 | |
| JP2540959B2 (ja) | 情報処理装置 | |
| JP3328867B2 (ja) | マルチプロセッサ演算装置、および該装置を有するプログラマブルコントローラ | |
| JPH0795288B2 (ja) | マイクロコンピュータ | |
| JP2902847B2 (ja) | 自己変更コード実行方式 | |
| JPS6252334B2 (ja) | ||
| CA1233273A (en) | Method for controlling buffer memory in data processing apparatus | |
| JPS6410858B2 (ja) | ||
| JP2980327B2 (ja) | 命令処理装置 | |
| JPS589452B2 (ja) | フア−ムウエアホウシキ | |
| JPS63752A (ja) | メモリ保護方式 | |
| JPH10187531A (ja) | キャッシュメモリのプリフェッチ方式 | |
| JPH07191879A (ja) | デバッグ用命令の実行機能を有するマイクロプロセッサおよびデバッグ方法 | |
| JPH03271859A (ja) | 情報処理装置 | |
| JPS63214852A (ja) | アドレス変換バッファ | |
| JPH0713865A (ja) | キャッシュメモリ制御システム | |
| JPH03220645A (ja) | 情報処理装置 |