JPH03220645A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［目次］ 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 発明の効果 ［概要コ キャッシュメモリが設けられた情報処理装置に関し、 ＣＰＵのアクセスをより高速化させることが可能となる
情報処理装置の提供を目的をとし、コード領域とデータ
領域を有するメモリと、主メモリをアクセスするＣＰＵ
と、主メモリのコード領域のみを保持するキャッシュメ
モリと、主メモリのコード領域がアドレスで画定される
情報を記憶する手段と、主メモリのコード領域に対して
Ｉ１０制御装置からライトモードのアクセスが行われた
か否かを前記情報を用いて判定する手段と、コード領域
に対するライトモードのアクセスが行われたことを示す
判定結果が得られたときにのみ内容の無効化処理をキャ
ッシュメモリに対して行う手段と、を備えて構成される
。

［産業上の利用分野］ 本発明は、キャッシュメモリが設けられた情報処理装置
に関する。

情報処理装置では、主メモリのアクセススピードを高め
るためにキャッシュメモリが設けられる。

［従来の技術］ ３− 第７図において、主メモリ１０にＣＰＵ１２、Ｉ１０制
御装ｆｉｌｅ−１，１６−２がバス２４を介して接続さ
れており、ＣＰＵ１２と主メモリ１０との間には小容量
であるもののアクセススピードが高速となるキャッシュ
メモリ１４が設けられている。

そして、　ＣＰＵ１２が主メモリ１０をリードアクセス
する場合で、そのアクセス対象の内容がキャッシュメモ
リ１４に存在しないときには（キャッシュミスヒツト）
、その内容は主メモリ１０からＣＰＵ１２へ与えられる
とともに、キャッシュ制御部２２によりキャッシュメモ
リ１４へ複写される。

また、ＣＰＵ１２が主メモリ１０をリードアクセスする
場合で、そのアクセス対象の内容がキャッシュメモリ１
４に存在していたときには（キャツシュヒツト）、主メ
モリ１０が実際にリードアクセスされず、これに代えて
、キャッシュメモリ１４がリードアクセスされる。

このように、主メモリ１０に代えてキャッシュメモリ１
４がＣＰＵ１２によりアクセスされるので、キャッジ具
メモリ１４の内容を主メモリ１０の内容と一致させる必
要がある。

そこで、Ｉ１０制御装置１６−１，１８−２からキャッ
ジ具メモリ１４の内容を変更させるライトモードのアク
セスが主メモリ１０に対して行われた場合に臥　キャッ
シュメモリ制御部２２によりキャッシュメモリ１４の該
当内容に対して無効化（インバリチーシロン）の処理が
行われる。

そして、無効化されると該当内容はキャッシュミスヒツ
トとなり、主メモリより新しい内容を複写する。

［発明が解決しようとする課題］ Ｉ１０制御装置１６−１，１８−２からキャッシュメモ
リ１４の内容を無効化させるライトモードのアクセスが
頻繁に行われる場合、無効化の処理中はＣＰＵ１２がキ
ャッシュメモリ１４を利用できないので、ＣＰＵ１２の
メモリアクセスに時間を要し、その給気　システムの処
理速度が低下５− する。

本発明は上記従来の事情に鑑みてなされたものであり、
その目的は、ＣＰＵのアクセスをより高速化させるとと
゛が可能となる情報処理装置を提供することにある。

［課題を解決するための手段］ 上記目的を達成するために、本発明に係る装置は第１図
のように構成されている。

同図の主メモリ１０はコード領域とデータ領域とを有し
、ＣＰＵ１２とＩ１０制御装置１６とによりアクセスさ
れる。

そして、キャッジ具メモリ１４では主メモリ１０におけ
るコード領域の内容のみが保持さ札　そのコード領域を
アドレスで画定する情報が手段１８で予め記憶される。

また、手段２０では主メモリ１０のコード領域に対して
Ｉ１０制御装置１６からライトモードのアクセスが行わ
れたか否かが判定さ札　その判定には手段１８の記憶内
容が用〜）られる。

６− この手段２０による判定結果がコード領域に対するライ
トモードのアクセスが行われたことを示すときには、手
段２２により内容の無効化処理がキャッシュメモリ１４
に対して行わ札　それ以外にはこの無効化処理は行われ
ない。

［作用］ 一般に、ＣＰＵ１２側によるメモリアクセスの大部分は
主メモリ１０のコード領域に対するリードアクセスで占
められる。

また、　Ｉ１０制御装置１６側によるライトアクセスの
大部分は主メモリ１０のデータ領域に対して行わ札　コ
ード領域に対するライトアクセスはプログラムのローデ
ィングなどが行われる場合に限られる。

本発明では、主メモリ１０のコード領域に対するＩ１０
制御装置１６によるライトモードのアクセスでキャッシ
ュメモリ１４の内容が無効化される。

このため、通常の使用状態においては、キャラ７− シュメモリ１４の内容が無効化されることは少くなる。

［実施例］ 以下、図面に基づいて本発明に係る装置の好適な実施例
を説明する。

第２図において、Ｉ１０制御装置１６−１にはディスク
装置２６ｈ＼　Ｉ１０制御装置１６−２には通信回線２
８が各々接続されており、これらＩ１０制御装置１６−
１．　１８−２及びＣＰＵ１２の側から主メモリ１０が
バス２４を介してアクセスされる。

主メモリ１０は第３図（Ａ）に示されるようにコード領
域とデータ領域とに分けられており、コード領域にはプ
ログラムなどのコード力ち　データ領域にはプログラム
で利用されるデータが各々格納される。

なお、コード領域とデータ領域は、第３図（Ｂ）に示さ
れるように、分散して分けられていてもよい。

キャッシュ制御部２２では、主メモリ１０に対するアク
セスがそのコード領域に対するものである力残　データ
領域に対するものであるかがアクセスのアドレスから識
別されており、このため、アドレスレコーダ２０の出力
がキャッシュ制御部２２に与えられている。

なお、本実施例ではＲＯＭ　（不図示）に記憶されてい
るアドレスが上記の識別に用いられる。

また、主メモリ１０に対するアクセスモードもキャッシ
ュ制御部２２で判別さ＆　　ＣＰＵ１２が主メモリ１０
に対してリードアクセスを行う場合で、そのアクセスが
コード領域に対するものであるときには、キャッシュメ
モリ１４にそのアクセス対象の内容が存在しているか否
かがチエツクされる。

このときにアクセス対象の内容がキャッシュメモリ１４
で存在しなかった場合、その内容が主メモリ１４のコー
ド領域からＣＰＵ１２へ与えら札また、キャッシュメモ
リ１４に複写される。

そして、　ＣＰＵ１２が主メモリエ０のコード領　９− 域の同じ内容に対して再アクセスした場合、主メモリ１
０に代えてキャッシュメモリ１４がリードアクセスされ
る。

これに対し、主メモリ１０のデータ領域をＣＰＵ１２が
リードモードまたはライトモードでアクセスする場合、
その内容はキャッシュメモリ１４に複写されない。

その粘気　キャッシュメモリ１４では主メモリ１０のコ
ード領域のみが保持される。

第４図では本実施例の作用がフローチャートで説明され
ており、　Ｉ１０制御装置１６−１，１６−２が主メモ
リ１０に対してライトモードでアクセス（ここではＤＭ
Ａ転送）する場合で、そのアクセスがコード領域に対す
るものであるとき（ステップ４０１でＹＥＳ）に、キャ
ッシュ制御部２２でキャッシュメモリ１４の該当内容に
対する無効化の処理（ステップ４０３）が行われる。

また、Ｉ１０制御装置１６−１，１８−２が主メモリ１
０のデータ領域に対するアクセスあるいはコード領域に
対するリードモードのアクセスを＝１０ 行なう場合（ステップ４０１でＮＯ）、キャッシュ制御
部２２によるキャッシュメモリ１４の無効化処理は行わ
れな〜）。

この給気　１１０制御装置１８−１．　１６−２が主メ
モリ１０のデータ領域に対するアクセスあるいはコード
領域にリードモードのアクセスをする場合でも、キャッ
シュメモリ１４ではコード領域のみが保持される。

ここで、ＣＰＵ１２側のメモリアクセスのうち７０％〜
８０％以上が主メモリ１０のコード領域に対するリード
アクセスで占められており、キャッシュメモリ１４をコ
ード領域専用メモリとして使用しても、システムの処理
速度を維持できる。

また、　Ｉ１０制御装置１６例のライトアクセスの大部
分は主メモリ１０のデータ領域に対して行わ札　コード
領域に対するライトアクセスはディスク装＠１６などの
補助記憶装置からプログラムがローディングされるなど
の場合に限られる。

したがって、データ領域に対するアクセスでキャッシュ
メモリ１４の内容が無効化処理される頻１ 度はきわめて少なくなる。

このため、ＣＰＵ１２がキャッシュメモリ１４を有効に
利用でき、その結Ｌ　　ＣＰＵ１２のアクセス速度をよ
り高速化させることが可能となる。

さらに、従来装置にアドレスデコーダ２０を設けるだけ
で実施例のシステムを構築できるので、回路構成の複雑
化を招くことなくＣＰＵ１２のアクセス速度をより高め
ることが可能となる。

第５図では第２実施例が説明されており、この例におい
てはデイツプスイッチの設定（ステップ５０１）で主メ
モリ１０のコード領域とデータ領域のアドレスが指定さ
れる。

したがって、これらの領域はデイツプスイッチの設定に
より任意に変更指定することが可能である。

第６図では第３実施例が説明されており、この例におい
ては、プログラムによるレジスタセット（ステップ６０
１）で主メモリ１０のコード領域とデータ領域のアドレ
スが指定される。

このため、それらの領域はプログラム実行中に１２− 再セットでき、また、プログラム毎に変更することも可
能となる。

［発明の効果］ 以上説明したように本発明によれｃす、キャッシュメモ
リがコード領域専用とされているので、キャッシュメモ
リが無効処理化される頻度を減少でき、このため、ＣＰ
Ｕはキャッシュメモリを有効に利用してシステムの処理
速度をより高めることが可能となる。

【図面の簡単な説明】

第１図は発明の原理説明図 第２図は実施例の構成説明図 第３図は主メモリの領域説明図 第４図は実施例の作用を説明するフローチャート 第５図は第２実施例を説明するフローチャート第６図は
第８実施例を説明するフローチャート第７図は従来例の
構成説明図 ３− である。 １０・・・主メモリ １２・・・ＣＰＵ １４・・・キャッシュメモリ １８．１８−１．　１６−２・　Ｉ１０制御装置２０・
・・アドレスコーダ ２２・・・キャッシュ制御部 ２６・・・ディスク装置 ２８・・・通信回線 　１４− 第１実施例の作用を説明するフローチャート第４図 第２実施例を説明するフローチャート 第５図

Claims (1)

1. 【特許請求の範囲】 コード領域とデータ領域を有するメモリ（１０）と、 主メモリ（１０）をアクセスするＣＰＵ（１２）と、 主メモリ（１０）のコード領域のみを保持するキャッシ
   ュメモリ（１４）と、 主メモリ（１０）をアクセスするＩ／Ｏ制御装置（１６
   ）と、 主メモリ（１０）のコード領域がアドレスで画定される
   情報を記憶する手段（１８）と、主メモリ（１０）のコ
   ード領域に対してＩ／Ｏ制御装置（１６）からライトモ
   ードのアクセスが行われた否かを前記情報を用いて判定
   する手段（２０）と、 コード領域に対するライトモードのアクセスが行われた
   ことを示す判定結果が得られたときのみ内容の無効化処
   理をキャッシュメモリ（１４）に対して行う手段（２２
   ）と、 を備えた、ことを特徴とする情報処理装置。