JP2002024086A - マイクロコンピュータ、コンピュータシステムおよび命令コード更新方法 - Google Patents

Abstract

(57)【要約】 【課題】 命令コードの変更が生じた場合でも、高速に
処理を行なうことができる。 【解決手段】 書換えられた命令コードがデータキャッ
シュメモリに記憶される（Ｓ２）。書換前の命令コード
が命令キャッシュメモリに記憶されているか否かが調べ
られ（Ｓ２２）、命令キャッシュメモリに記憶されてい
る場合には（Ｓ２２でＹＥＳ）、データキャッシュメモ
リに書込まれている書換後の命令コードが、命令キャッ
シュメモリに直接書込まれる（Ｓ２４）。その後、書換
後の命令コードがフェッチされると（Ｓ２６）、命令キ
ャッシュメモリにはすでに更新後の命令コードが格納さ
れている。このため、命令キャッシュメモリにキャッシ
ュされている命令コードがフェッチされ、演算が実行さ
れる（Ｓ２８）。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロコンピュ
ータ、コンピュータシステムおよび命令コード更新方法
に関し、特に、高速に命令コードの更新が可能なマイク
ロコンピュータ、コンピュータシステムおよび命令コー
ド更新方法に関する。

【０００２】

【従来の技術】プロセッサがメインメモリをアクセスす
る頻度を減少させるために、命令キャッシュメモリおよ
びデータキャッシュメモリという２種類のキャッシュメ
モリが用いられている。

【０００３】これらのキャッシュメモリは、プロセッサ
とメインメモリとの間に設けられ、プロセッサが実行す
る命令コード、メインメモリに書込むデータまたはメイ
ンメモリから読出すデータのキャッシュを行なう。

【０００４】図５を参照して、従来の単一の半導体チッ
プにより構成されたマイクロコンピュータ２は、ＤＲＡ
Ｍ（Dynamic Random Access Memory）４と、ＤＲＡＭ４
に記憶された命令コードをキャッシュする命令キャッシ
ュメモリ６と、ＤＲＡＭ４に書込むデータまたはＤＲＡ
Ｍ４から読出すデータをキャッシュするデータキャッシ
ュメモリ１０と、命令キャッシュメモリ６に接続され、
命令キャッシュメモリ６に格納された命令コードを一時
的に保持する命令キュー１４と、命令キュー１４および
データキャッシュメモリ１０に接続され、命令キュー１
４に保持された命令コードおよびデータキャッシュメモ
リ１０にキャッシュされたデータに基づいて、処理を実
行するＣＰＵ（Central Processing Unit）コア１６と
を含む。

【０００５】マイクロコンピュータ２は、さらに、外部
に接続された機器との間で、アドレス、データまたは命
令コードのやり取りを行なうために設けられた外部イン
タフェース１２と、ＣＰＵコア１６、命令キャッシュメ
モリ６、データキャッシュメモリ１０、ＤＲＡＭ４およ
び外部インタフェース１２に接続され、ＣＰＵコア１６
からの指示に従い、接続された各部にアドレスおよび制
御信号などを供給するメモリコントローラ８とを含む。

【０００６】ＣＰＵコア１６は、命令キュー１４に接続
され、命令キュー１４に保持された命令コードをデコー
ドする命令デコーダ１８と、命令デコーダ１８およびデ
ータキャッシュメモリ１０に接続され、命令デコーダ１
８でのデコード結果に基づいて、命令コードで指定され
た演算を実行する命令実行部２０とを含む。

【０００７】図６を参照して、命令キャッシュメモリ６
およびデータキャッシュメモリ１０のサイズは、各々２
５６バイト（０ｘ１００バイト）であるものとする。ま
た、命令キャッシュメモリ６およびデータキャッシュメ
モリ１０は、それぞれダイレクトマップ方式を採用して
いるものとする。このため、たとえば、ＤＲＡＭ４の０
ｘ５００番地（領域Ａ）のデータおよび０ｘ６００番地
（領域Ｂ）のデータは、命令キャッシュメモリ６または
データキャッシュメモリ１０の同一のエントリ（領域Ｃ
または領域Ｄ）上に格納されることになる。メモリコン
トローラ８がＤＲＡＭ４と命令キャッシュメモリ６との
間のキャッシュ制御、およびＤＲＡＭ４とデータキャッ
シュメモリ１０との間のキャッシュ制御を行なう。

【０００８】再度図５を参照して、メモリコントローラ
８は、判定回路８Ａと書込制御回路８Ｂとを含む。判定
回路８Ａはデータキャッシュメモリ１０に命令コードが
ＣＰＵから書込まれた場合に、その書換後の命令コード
に対応する書換前の命令が命令キャッシュメモリ６に格
納されているかどうかを調べる。

【０００９】具体的には、データキャッシュメモリ１０
の各エントリには、データ又は命令コードを記憶するデ
ータ領域とその記憶されたデータ又は命令コードの存在
すべきＤＲＡＭの領域の場所を指定する情報を記憶する
タグ領域とを有する。命令キャッシュメモリ６の各エン
トリにも、命令コードを記憶するデータ領域とその記憶
された命令コードの存在すべきＤＲＡＭの領域の場所を
指定する情報を記憶するタグ領域とを有する。判定回路
８Ａは、両キャッシュメモリのそれぞれ対応する２つエ
ントリのタグ領域にある情報を比較することで上記の判
定を行う。

【００１０】例えば、図６のように、データキャッシュ
メモリ１０の領域ＤにＣＰＵコア１６から命令コードの
書き換えがある場合、領域Ｄにおいて、データ領域に書
換後の命令コードが記憶され、タグ領域に命令コードが
記憶されるべきＤＲＡＭの領域、ここでは領域Ａの場所
を指定する情報が記憶される。判定回路８Ａは、領域Ｄ
のタグ領域に記憶されるべき情報と、領域Ｄに対応する
命令キャッシュメモリ６の領域Ｃのタグ領域にすでに記
憶されている情報とを比較する。一致していれば領域Ｃ
に記憶された書換後の命令コードに対応する書換前の命
令コードがすでに領域Ｄにキャッシュされていることを
示し、一致していなければ書換前の命令コードは命令キ
ャッシュメモリ６に存在しないことを示す。

【００１１】ちなみに、命令キャッシュメモリ６、デー
タキャッシュメモリ１０の各々の各エントリに対応して
無効か有効かを示すフラグが設けられ、図１のＳ６で
は、領域Ｃに対応するフラグをセットすることにより領
域Ｃが無効化される。

【００１２】書込制御回路８Ｂは、判定回路８Ａからの
判定結果に従い、書換前の命令コードが命令キャッシュ
に格納されている場合にはデータキャッシュメモリ６に
記憶された書換後のデータを命令キャッシュメモリ６に
コピーするように命令し、両キャッシュメモリ６および
１０を制御する。

【００１３】上記の例では、領域Ｃに記憶された書換後
の命令コードを、内部データパス（図５で表現されてい
るＤＲＡＭ４、２つのキャッシュメモリ６および１０、
外部インタフェース１２に共通に接続されているパスの
こと）を介して直接的に領域Ｄに格納する。なお、領域
Ｄのタグ領域の情報はそのままにしておけばよい。

【００１４】また、書込制御回路８Ｂは、判定回路８Ａ
からの判定結果に従い、書換前の命令コードが命令キャ
ッシュメモリ６に格納されていない場合、データキャッ
シュメモリ１０に記憶された書換後のデータをＤＲＡＭ
４にコピーするようにＤＲＡＭ４、データキャッシュメ
モリ１０を制御する。上記の例では、データキャッシュ
メモリ１０の領域Ｄが同じ内部パスを介してＤＲＡＭ４
の領域Ａに保持される。

【００１５】図７を参照して、ＣＰＵコア１６での命令
実行時に動的に命令コードの書換が行なわれる場合があ
る。このような場合には、以下のようにしてＤＲＡＭ４
に記憶された命令コードの書換が行なわれる。ここで
は、図６（Ａ）のＤＲＡＭ４の領域Ａに記憶されている
命令コードを書換える場合について説明する。

【００１６】図７を参照して、命令実行部２０での処理
の結果、図６（Ｃ）に示すデータキャッシュメモリ１０
の領域Ｄが更新される（Ｓ２）。メモリコントローラ８
は、ＣＰＵコア１６からの指示に従い、データキャッシ
ュメモリ１０の領域ＤをＤＲＡＭ４にコピーバックし、
ＤＲＡＭ４の領域Ａを更新する（Ｓ４）。メモリコント
ローラ８は、ＣＰＵコア１６からの指示に従い、領域Ａ
に格納されているデータが格納される、命令キャッシュ
メモリ６の領域Ｃを無効化（インバリデート）する（Ｓ
６）。

【００１７】その後、ＣＰＵコア１６は、ＤＲＡＭ４の
領域Ａに記憶された命令コードをフェッチしようとする
ためにメモリコントローラ８にアクセス要求を行なう
（Ｓ８）。メモリコントローラ８は、このアクセス要求
に基づき、まず命令キャッシュ命令６の領域Ｃから命令
コードを読出そうと試みるが、領域Ｃはすでに無効化さ
れているため、ＤＲＡＭ４の領域Ａに記憶されている命
令コードを読込み、命令キャッシュメモリ６の領域Ｃに
書込む（Ｓ１０）。ＣＰＵコア１６は、命令キャッシュ
メモリ６の領域Ｃにキャッシュされた命令コードをフェ
ッチし、演算を実行する。このような処理により、書換
後の命令コードが命令キャッシュメモリ６に読込まれ、
実行される。

【００１８】

【発明が解決しようとする課題】しかし、従来のマイク
ロコンピュータ２では、ＤＲＡＭ４の領域Ａが無効化さ
れる前に領域Ａの命令コードをフェッチすると、書換前
の命令コードをフェッチしたことになる。

【００１９】このため、データキャッシュメモリ１０に
命令コードを書込んだ後しばらくの間は命令コードをフ
ェッチすることができず、実行速度を低下させる要因と
なっていた。

【００２０】本発明は、上述の課題を解決するためにな
されたもので、その目的は、命令コードの変更が生じた
場合でも、高速に処理を行なうことができるマイクロコ
ンピュータ、コンピュータシステムおよび命令コード更
新方法を提供することである。

【００２１】

【課題を解決するための手段】本発明のある局面に従う
マイクロコンピュータは、主記憶装置から読出した命令
コードを記憶する命令キャッシュメモリと、主記憶装置
から読出したデータを記憶するデータキャッシュメモリ
と、命令キャッシュメモリおよびデータキャッシュメモ
リに接続され、命令コードに基づいて各種演算を実行す
るプロセッサコアと、命令キャッシュメモリ、データキ
ャッシュメモリおよびプロセッサコアに接続され、プロ
セッサコアの指示に従い、命令キャッシュメモリおよび
データキャッシュメモリをコントロールするメモリコン
トローラとを含む。メモリコントローラは、書換えられ
た命令コードがデータキャッシュメモリに書込まれた際
に、書換前の命令コードが命令キャッシュメモリに格納
されているか否かを調べるための手段と、書換前の命令
コードが、命令キャッシュメモリに格納されている場合
に、データキャッシュメモリに記憶されている書換後の
命令コードを命令キャッシュメモリにコピーするための
手段とを含む。

【００２２】書換後の命令コードは、主記憶装置にコピ
ーバックされずに、命令キャッシュメモリに直接書込ま
れる。その後、その命令コードの読込みが実行される際
には、命令キャッシュメモリに格納された命令コードが
プロセッサコアに読込まれ、処理が実行される。このた
め、マイクロコンピュータは、命令キャッシュメモリに
命令コードが書込まれた直後から処理を再開することが
でき、高速に処理を行なうことができる。

【００２３】本発明の他の局面に従うコンピュータシス
テムは、主記憶装置から読出した命令コードを記憶する
命令キャッシュメモリ、主記憶装置から読出したデータ
を記憶するデータキャッシュメモリ、および命令キャッ
シュメモリおよびデータキャッシュメモリに接続され、
命令コードに基づいて各種演算を実行するプロセッサコ
アを含むマイクロコンピュータと、命令キャッシュメモ
リ、データキャッシュメモリおよびプロセッサコアに接
続され、プロセッサコアの指示に従い、命令キャッシュ
メモリおよびデータキャッシュメモリをコントロールす
る専用コントローラとを含む。専用コントローラは、書
換えられた命令コードがデータキャッシュメモリに書込
まれた際に、書換前の命令コードが命令キャッシュメモ
リに格納されているか否かを調べるための手段と、書換
前の命令コードが、命令キャッシュメモリに格納されて
いる場合に、データキャッシュメモリに記憶されている
書換後の命令コードを命令キャッシュメモリにコピーす
るための手段とを含む。

【００２４】専用コントローラは、マイクロコンピュー
タと独立して設けられていてもよい。

【００２５】本発明のさらに他の局面に従うマイクロコ
ンピュータは、主記憶装置から読出した命令コードを記
憶する命令キャッシュメモリと、主記憶装置から読出し
たデータを記憶するデータキャッシュメモリと、命令キ
ャッシュメモリおよびデータキャッシュメモリに接続さ
れ、命令コードに基づいて各種演算を実行するプロセッ
サコアと、命令キャッシュメモリ、データキャッシュメ
モリおよびプロセッサコアに接続され、プロセッサコア
の指示に従い、命令キャッシュメモリおよびデータキャ
ッシュメモリをコントロールするメモリコントローラと
を含む。メモリコントローラは、書換えられた命令コー
ドがデータキャッシュメモリに書込まれた際に、データ
キャッシュメモリ上では、書込まれた命令コードと同一
の領域に格納されるデータであって、かつ主記憶装置上
では、命令コードが格納される領域とは異なる領域に格
納されるデータを、主記憶装置から読込むための手段
と、書換えられた命令コードに対応した書換前の命令コ
ードが格納されている命令キャッシュメモリ上の領域を
無効化するための手段とを含む。

【００２６】別領域のデータを主記憶装置から空読みす
ることにより、書換えられた命令コードを主記憶装置に
コピーバックすることができる。また、命令キャッシュ
メモリに格納された書換前の命令コードは無効化されて
いる。このため、その後、その命令コードの読込まれる
際には、主記憶装置に記憶された書換後の命令コードが
読込まれる。このように、従来と異なる方法により、従
来と同様の処理速度を実現することができる。

【００２７】本発明のさらに他の局面に従うマイクロコ
ンピュータは、主記憶装置から読出した命令コードを記
憶する命令キャッシュメモリと、主記憶装置から読出し
たデータを記憶するデータキャッシュメモリと、命令キ
ャッシュメモリおよびデータキャッシュメモリに接続さ
れ、命令コードに基づいて各種演算を実行するプロセッ
サコアと、命令キャッシュメモリ、データキャッシュメ
モリおよびプロセッサコアに接続され、書換えられた命
令コードがデータキャッシュメモリに書込まれた際に、
書換えられた命令コードに対応した書換前の命令コード
が格納されている命令キャッシュメモリ上の領域を無効
化するメモリコントローラと、データキャッシュメモリ
に接続され、メモリコントローラの処理と並行して、書
換えられた命令コードがデータキャッシュメモリに書込
まれた際に、データキャッシュメモリに書込まれた命令
コードを主記憶装置にコピーバックする専用コントロー
ラとを含む。

【００２８】命令キャッシュメモリの無効化処理と、主
記憶装置への命令コードのコピーバックとが並行して実
行される。このため、マイクロコンピュータは次の命令
を即座に実行することができ、高速に処理をすることが
できるようになる。

【００２９】本発明のさらに他の局面に従う命令コード
更新方法は、主記憶装置から読出した命令コードを記憶
する命令キャッシュメモリと、主記憶装置から読出した
データを記憶するデータキャッシュメモリとを含むマイ
クロプロセッサで用いられる。命令コード更新方法は、
書換えられた命令コードがデータキャッシュメモリに書
込まれた際に、書換前の命令コードが命令キャッシュメ
モリに格納されているか否かを調べるステップと、書換
前の命令コードが、命令キャッシュメモリに格納されて
いる場合に、データキャッシュメモリに記憶されている
書換後の命令コードを命令キャッシュメモリにコピーす
るステップとを含む。

【００３０】書換後の命令コードは、主記憶装置にコピ
ーバックされずに、命令キャッシュメモリに直接書込ま
れる。その後、その命令コードの読込みが実行される際
には、命令キャッシュメモリに格納された命令コードが
プロセッサコアに読込まれ、処理が実行される。このた
め、マイクロコンピュータは、命令キャッシュメモリに
命令コードが書込まれた直後から処理を再開することが
でき、高速に処理を行なうことができる。

【００３１】本発明のさらに他の局面に従う命令コード
更新方法は、主記憶装置から読出した命令コードを記憶
する命令キャッシュメモリと、主記憶装置から読出した
データを記憶するデータキャッシュメモリとを含むマイ
クロコンピュータで用いられる。命令コード更新方法
は、書換えられた命令コードがデータキャッシュメモリ
に書込まれた際に、データキャッシュメモリ上では、書
込まれた命令コードと同一の領域に格納されるデータで
あって、かつ主記憶装置上では、命令コードが格納され
る領域とは異なる領域に格納されるデータを、主記憶装
置から読込むステップと、書換えられた命令コードに対
応した書換前の命令コードが格納されている命令キャッ
シュメモリ上の領域を無効化するステップとを含む。

【００３２】別領域のデータを主記憶装置から空読みす
ることにより、書換えられた命令コードを主記憶装置に
コピーバックすることができる。また、命令キャッシュ
メモリに格納された書換前の命令コードは無効化されて
いる。このため、その後、その命令コードの読込まれる
際には、主記憶装置に記憶された書換後の命令コードが
読込まれる。このように、従来と異なる方法により、従
来と同様の処理速度を実現することができる。

【００３３】本発明のさらに他の局面に従う命令コード
更新方法は、主記憶装置から読出した命令コードを記憶
する命令キャッシュメモリと、主記憶装置から読出した
データを記憶するデータキャッシュメモリとを含むマイ
クロコンピュータで用いられる。命令コード更新方法
は、書換えられた命令コードがデータキャッシュメモリ
に書込まれた際に、書換えられた命令コードに対応した
書換前の命令コードが格納されている命令キャッシュメ
モリ上の領域を無効化するステップと、無効化するステ
ップと並行して、書換えられた命令コードがデータキャ
ッシュメモリに書込まれた際に、データキャッシュメモ
リに書込まれた命令コードを主記憶装置にコピーバック
するステップとを含む。

【００３４】命令キャッシュメモリの無効化処理と、主
記憶装置への命令コードのコピーバックとが並行して実
行される。このため、次の命令を即座に実行することが
でき、高速に処理をすることができるようになる。

【００３５】

【発明の実施の形態】［実施の形態１］本発明の実施の
形態１によるマイクロコンピュータは、図５を参照して
説明した従来のマイクロコンピュータと同様のハードウ
ェア構成をとる。このため、その詳細な説明は、ここで
は繰返さない。

【００３６】本実施の形態では、命令コードの書換が行
なわれた場合の処理が異なる。ここでは、ＣＰＵコア１
６の命令実行により図６（Ａ）のＤＲＡＭ４の領域Ａに
記憶されている命令コードを書換える場合について説明
する。

【００３７】図１を参照して、命令実行部２０での処理
の結果、図６（Ｃ）に示すデータキャッシュメモリ１０
の領域Ｄが更新される（Ｓ２）。メモリコントローラ８
は、命令キャッシュメモリ６に、ＤＲＡＭ４の領域Ａに
格納されていた命令コードがキャッシュされているか否
かを調べる（Ｓ２２）。領域Ａの命令コードが命令キャ
ッシュメモリ６にキャッシュされていなければ（Ｓ２２
でＮＯ）、図７を参照して説明した従来のマイクロコン
ピュータと同様の方法により命令コードを命令キャッシ
ュメモリ６にキャッシュする（Ｓ４〜Ｓ１０）。このた
め、その詳細な説明はここでは繰返さない。

【００３８】領域Ａの命令コードが命令キャッシュメモ
リ６の領域Ｃにキャッシュされている場合には（Ｓ２２
でＹＥＳ）、メモリコントローラ８は、データキャッシ
ュメモリ１０の領域Ｄに書込まれているデータを、命令
キャッシュメモリ６の領域Ｃに直接書込む（Ｓ２４）。
その後、ＣＰＵコア１６は、ＤＲＡＭ４の領域Ａに記憶
された命令コードをフェッチしようとするためにメモリ
コントローラ８にアクセス要求を行なう（Ｓ２６）。こ
のとき、領域Ｃには更新後の命令コードが格納されてい
る。このため、ＣＰＵコア１６は、領域Ｃにキャッシュ
された命令コードをフェッチし、演算を実行する（Ｓ２
８）。

【００３９】本実施の形態では、マイクロコンピュータ
２に内蔵されたメモリコントローラ８により命令コード
の書換処理を行なうようにしたが、主記憶装置であるＤ
ＲＡＭ４がマイクロコンピュータ２の外部に別の半導体
チップとして設けられた場合、同じくマイクロコンピュ
ータ２の外部に別の半導体チップで構成された専用コン
トローラを設け、その専用コントローラにより上記メモ
リコントローラ８と同様の処理を行なうようにしてもよ
い。

【００４０】以上説明したように、本実施の形態のマイ
クロコンピュータによれば、更新しようとする命令コー
ドが既に命令キャッシュメモリ６に記憶されている場合
には、命令キャッシュメモリ６に記憶された命令コード
を直接更新する。このようにすることにより、ＤＲＡＭ
４への命令コードのコピーバックを行なう必要がなくな
り、処理を高速化することができる。

【００４１】［実施の形態２］本発明の実施の形態２に
よるマイクロコンピュータは、図５に示した従来のマイ
クロコンピュータと同様のハードウェア構成を有する。
このため、その詳細な説明は、ここでは繰返さない。

【００４２】本実施の形態では、命令コードの書換が行
なわれた場合の処理が異なる。ここでは、ＣＰＵコア１
６の命令実行により図６（Ａ）のＤＲＡＭ４の領域Ａに
記憶されている命令コードを書換える場合について説明
する。

【００４３】図２を参照して、命令実行部２０での処理
の結果、図６（Ｃ）に示すデータキャッシュメモリ１０
の領域Ｄが更新される（Ｓ２）。ＣＰＵコア１６が、Ｄ
ＲＡＭ４の領域Ｂに記憶された内容をＣＰＵコア１６に
読込むためのアクセス要求をメモリコントローラ８に与
える。領域Ｂは、記憶されたデータがデータキャッシュ
メモリ１０に読込まれたときに、領域Ａに記憶されたデ
ータと同一のエントリ（領域Ｄ）に格納される領域であ
る。このような場合、このエントリ（領域Ｄ）に記憶さ
れたデータが更新された場合に領域Ｂに記憶されたデー
タを読出すためのアクセス要求を受けると、メモリコン
トローラ８は、領域Ｄに記憶されたデータが自動的に領
域Ａにコピーバックした後に、領域Ｂに記憶されたデー
タを領域Ｄに記憶する制御を行なうように構成されてい
る。したがって、領域Ｂに記憶されたデータをデータキ
ャッシュメモリ１０の領域Ｄに読込むことにより、特に
更新後の命令をＤＲＡＭ４に書込む処理を行なわなくて
も、それまで、領域Ｄに格納されていた更新後のデータ
が自動的に領域Ａにコピーバックされるので、更新後の
命令もＤＲＡＭ４に書込まれる（Ｓ３２）。

【００４４】その後、Ｓ６〜Ｓ１０の処理が実行され
る。Ｓ６〜Ｓ１０処理は図７を参照して説明した従来の
処理と同様である。このため、その詳細な説明はここで
は繰返さない。

【００４５】本実施の形態によると、領域Ｂのデータを
空読みすることにより、他に特別な処理をしなくとも領
域Ａに格納された更新後の命令をＤＲＡＭ４にコピーバ
ックすることができる。このように従来と異なる方法に
より、従来と同様の処理速度を実現することが可能にな
る。

【００４６】［実施の形態３］図３を参照して、本発明
の実施の形態３によるマイクロコンピュータ３２は、図
５を参照して説明した従来のマイクロコンピュータ２の
ハードウェア構成において、データキャッシュメモリ１
０の代わりにデータキャッシュメモリ３６を用い、デー
タキャッシュメモリ３６に格納されたデータのコピーバ
ックをＣＰＵコア１６の処理とは独立して実行する専用
コントローラ３４をさらに含んだものである。その他の
構成部品はマイクロコンピュータ２と同様である。この
ため、その詳細な説明は、ここでは繰返さない。

【００４７】次に、ＣＰＵコア１６の命令実行により図
６（Ａ）のＤＲＡＭ４の領域Ａに記憶されている命令コ
ードを書換える処理について説明する。

【００４８】図４を参照して、命令実行部２０での処理
の結果、図６（Ｃ）に示すデータキャッシュメモリ３６
の領域Ｄが更新される（Ｓ２）。メモリコントローラ８
は、ＣＰＵコア１６からの指示を受けて、領域Ａに格納
されているデータが格納される、命令キャッシュメモリ
６の領域Ｃを無効化する（Ｓ６）。

【００４９】Ｓ６の処理と並行して、専用コントローラ
３４は、ＣＰＵコア１６からの指示を受けて、データキ
ャッシュメモリ３６の領域ＤをＤＲＡＭ４にコピーバッ
クし、ＤＲＡＭ４の領域Ａを更新する（Ｓ４２）。

【００５０】Ｓ６の処理の後、Ｓ８およびＳ１０の処理
が実行される。Ｓ８およびＳ１０の処理は、従来と同様
である。このため、その詳細な説明はここでは繰返さな
い。

【００５１】以上説明したように、本実施の形態による
と、マイクロコンピュータ３２に専用コントローラ３４
を設け、データキャッシュメモリ３６に格納されたデー
タのコピーバックを、命令キャッシュメモリ６の無効化
と並行に行なうようにした。このため、これら２つの処
理を連続して実行する場合に比べて、高速に処理を実行
することができるようになる。

【００５２】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。

【００５３】

【発明の効果】本発明によると、命令コードが書換えら
れた場合であっても、マイクロコンピュータは高速に処
理を行なうことができる。

【図面の簡単な説明】

【図１】 実施の形態１による命令コード更新処理のフ
ローチャートである。

【図２】 実施の形態２による命令コード更新処理のフ
ローチャートである。

【図３】 実施の形態３によるマイクロコンピュータの
ハードウェア構成を示すブロック図である。

【図４】 実施の形態３による命令コード更新処理のフ
ローチャートである。

【図５】 従来のマイクロコンピュータのハードウェア
構成を示すブロック図である。

【図６】 ＤＲＡＭ、命令キャッシュメモリおよびデー
タキャッシュメモリの格納領域の対応関係を示す図であ
る。

【図７】 従来の命令コード更新処理のフローチャート
である。

【符号の説明】

２，３２ マイクロコンピュータ、６ 命令キャッシュ
メモリ、８ メモリコントローラ、１０，３６ データ
キャッシュメモリ、１２ 外部インタフェース、１４
命令キュー、１６ ＣＰＵコア、１８ 命令デコーダ、
２０ 命令実行部、３４ 専用コントローラ。

Claims (8)

【特許請求の範囲】
1. 【請求項１】 主記憶装置から読出した命令コードを記
   憶する命令キャッシュメモリと、 前記主記憶装置から読出したデータを記憶するデータキ
   ャッシュメモリと、 前記命令キャッシュメモリおよび前記データキャッシュ
   メモリに接続され、前記命令コードに基づいて各種演算
   を実行するプロセッサコアと、 前記命令キャッシュメモリ、前記データキャッシュメモ
   リおよび前記プロセッサコアに接続され、前記プロセッ
   サコアの指示に従い、前記命令キャッシュメモリおよび
   前記データキャッシュメモリをコントロールするメモリ
   コントローラとを含み、 前記メモリコントローラは、 書換えられた命令コードが前記データキャッシュメモリ
   に書込まれた際に、書換前の命令コードが前記命令キャ
   ッシュメモリに格納されているか否かを調べるための第
   １の手段と、 前記第１の手段によって、前記第１の手段によって、前
   記書換前の命令コードが、前記命令キャッシュメモリに
   格納されていることがわかった場合に、前記データキャ
   ッシュメモリに記憶されている書換後の命令コードを前
   記命令キャッシュメモリにコピーするための第２の手段
   とを含む、マイクロコンピュータ。
2. 【請求項２】 前記メモリコントローラの第２の手段
   は、さらに、 前記書換前の命令コードが、前記命令キャッシュメモリ
   に格納されていない場合には、前記データキャッシュメ
   モリに格納された前記書換後の命令コードを前記主記憶
   装置にコピーバックする、請求項１に記載のマイクロコ
   ンピュータ。
3. 【請求項３】 主記憶装置から読出した命令コードを記
   憶する命令キャッシュメモリ、 前記主記憶装置から読出したデータを記憶するデータキ
   ャッシュメモリ、および前記命令キャッシュメモリおよ
   び前記データキャッシュメモリに接続され、前記命令コ
   ードに基づいて各種演算を実行するプロセッサコアを含
   むマイクロコンピュータと、 前記命令キャッシュメモリ、前記データキャッシュメモ
   リおよび前記プロセッサコアに接続され、前記プロセッ
   サコアの指示に従い、前記命令キャッシュメモリおよび
   前記データキャッシュメモリをコントロールする専用コ
   ントローラとを含み、 前記専用コントローラは、 書換えられた命令コードが前記データキャッシュメモリ
   に書込まれた際に、書換前の命令コードが前記命令キャ
   ッシュメモリに格納されているか否かを調べるための第
   １の手段と、 前記第１の手段によって、前記書換前の命令コードが、
   前記命令キャッシュメモリに格納されていることがわか
   った場合に、前記データキャッシュメモリに記憶されて
   いる書換後の命令コードを前記命令キャッシュメモリに
   コピーするための第２の手段とを含む、コンピュータシ
   ステム。
4. 【請求項４】 主記憶装置から読出した命令コードを記
   憶する命令キャッシュメモリと、 前記主記憶装置から読出したデータを記憶するデータキ
   ャッシュメモリと、 前記命令キャッシュメモリおよび前記データキャッシュ
   メモリに接続され、前記命令コードに基づいて各種演算
   を実行するプロセッサコアと、 前記命令キャッシュメモリ、前記データキャッシュメモ
   リおよび前記プロセッサコアに接続され、書換えられた
   命令コードが前記データキャッシュメモリに書込まれた
   際に、前記書換えられた命令コードに対応した書換前の
   命令コードが格納されている前記命令キャッシュメモリ
   上の領域を無効化するメモリコントローラと、 前記データキャッシュメモリに接続され、前記メモリコ
   ントローラの処理と並行して、前記書換えられた命令コ
   ードが前記データキャッシュメモリに書込まれた際に、
   前記データキャッシュメモリに書込まれた前記命令コー
   ドを前記主記憶装置にコピーバックする専用コントロー
   ラとを含む、マイクロコンピュータ。
5. 【請求項５】 主記憶装置から読出した命令コードを記
   憶する命令キャッシュメモリと、 前記主記憶装置から読出したデータを記憶するデータキ
   ャッシュメモリとを含むマイクロプロセッサで用いられ
   る命令コード更新方法であって、 書換えられた命令コードが前記データキャッシュメモリ
   に書込まれた際に、書換前の命令コードが前記命令キャ
   ッシュメモリに格納されているか否かを調べるステップ
   と、 前記書換前の命令コードが、前記命令キャッシュメモリ
   に格納されている場合に、前記データキャッシュメモリ
   に記憶されている書換後の命令コードを前記命令キャッ
   シュメモリにコピーするステップとを含む、命令コード
   更新方法。
6. 【請求項６】 前記書換前の命令コードが、前記命令キ
   ャッシュメモリに格納されていない場合には、前記デー
   タキャッシュメモリに格納された前記書換後の命令コー
   ドを前記主記憶装置にコピーバックする手段を含む、請
   求項５に記載の命令コード更新方法。
7. 【請求項７】 主記憶装置から読出した命令コードを記
   憶する命令キャッシュメモリと、 前記主記憶装置から読出したデータを記憶するデータキ
   ャッシュメモリとを含むマイクロコンピュータで用いら
   れる命令コード更新方法であって、 書換えられた命令コードが前記データキャッシュメモリ
   に書込まれた際に、前記データキャッシュメモリ上で
   は、書込まれた前記命令コードと同一の領域に格納され
   るデータであって、かつ前記主記憶装置上では、前記命
   令コードが格納される領域とは異なる領域に格納される
   データを、前記主記憶装置から読込むステップと、 前記書換えられた命令コードに対応した書換前の命令コ
   ードが格納されている前記命令キャッシュメモリ上の領
   域を無効化するステップとを含む、命令コード更新方
   法。
8. 【請求項８】 主記憶装置から読出した命令コードを記
   憶する命令キャッシュメモリと、 前記主記憶装置から読出したデータを記憶するデータキ
   ャッシュメモリとを含むマイクロコンピュータで用いら
   れる命令コード更新方法であって、 書換えられた命令コードが前記データキャッシュメモリ
   に書込まれた際に、前記書換えられた命令コードに対応
   した書換前の命令コードが格納されている前記命令キャ
   ッシュメモリ上の領域を無効化するステップと、 無効化する前記ステップと並行して、前記書換えられた
   命令コードが前記データキャッシュメモリに書込まれた
   際に、前記データキャッシュメモリに書込まれた前記命
   令コードを前記主記憶装置にコピーバックするステップ
   とを含む、命令コード更新方法。