JPH06274416A - キャッシュメモリ装置 - Google Patents

キャッシュメモリ装置

Info

Publication number
JPH06274416A
JPH06274416A JP5063665A JP6366593A JPH06274416A JP H06274416 A JPH06274416 A JP H06274416A JP 5063665 A JP5063665 A JP 5063665A JP 6366593 A JP6366593 A JP 6366593A JP H06274416 A JPH06274416 A JP H06274416A
Authority
JP
Japan
Prior art keywords
data
state
memory
memory means
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5063665A
Other languages
English (en)
Inventor
Masataka Ozaka
匡隆 尾坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP5063665A priority Critical patent/JPH06274416A/ja
Publication of JPH06274416A publication Critical patent/JPH06274416A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】 【目的】 コンピュータ装置において、周辺装置と主記
憶の間に設けられるキャッシュメモリ装置のデータ転送
効率を改善する。 【構成】 所定量の転送データを保持する2組のメモリ
手段1、2と、前記2組のメモリ手段1、2のうちクリ
ーンな状態にあるメモリ手段に転送データを書き込むと
共にモディファイドな状態にあるメモリ手段に保持され
ているデータをシステムバスまたは周辺装置へ転送する
制御手段を備えたキャッシュメモリ装置。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、エンジニアリングワー
クステーションなどのコンピュータ装置において、周辺
装置と主記憶装置間のデータ転送の効率化のために使用
されるキャッシュメモリ装置に関する。
【0002】
【従来の技術】一般にエンジニアリングワークステーシ
ョンなどに接続される周辺装置と主記憶装置の間のデー
タ転送において、周辺装置の接続されるバスの転送速度
やバス幅と、CPUや主記憶装置の接続されるシステム
バスの転送速度やバス幅とが異なるため、適当なサイズ
の記憶手段を間に設けることでこの違いを吸収する必要
がある。
【0003】このような記憶手段には単純に転送データ
を一時的に保存するだけのものと、キャッシュメモリと
して動作するものがある。キャッシュメモリとして動作
するものは、周辺装置からの主記憶への書き込み時は、
転送データを主記憶に転送せずに記憶装置に保持し、C
PUからの読みだし動作が起これば記憶装置に保持して
いるデータを出力することが可能である。また、周辺装
置が主記憶からデータを読み出す時は、まず必要とする
データを含む1ライン分(通常32バイト)のデータを
主記憶から記憶装置に取り込み、その中から必要とする
データを周辺装置に転送する。その後に起こるCPUか
らの読みだし動作に対し、必要なデータが記憶装置内に
存在すれば(以下ヒットすると言う)記憶装置内のデー
タを周辺装置に転送することができ、主記憶からの読み
出し動作が省略されるため、システムバスの負荷が軽減
される。
【0004】
【発明が解決しようとする課題】しかし、上記従来のキ
ャッシュメモリ装置は、有効なデータを保持していて、
それを書き換える権利を持つ状態(以下モディファイド
状態と言う)の転送データを保持している時に新たなデ
ータ転送の必要が生じた場合、新たなデータをすぐに記
憶装置に格納することができず、既に記憶装置に保持し
ているモディファイド状態のデータを主記憶に書き込ん
だ後、新たなデータを記憶装置に格納しなければならな
いため、データ転送がその分非効率的になるという問題
点を有していた。
【0005】本発明は上記従来の問題点を解決するもの
で、モディファイド状態のデータを保持しているときに
新たなデータ転送の必要が生じた場合でも、待ち時間無
くデータ転送することが可能なキャッシュメモリ装置を
提供することを目的とする。
【0006】
【課題を解決するための手段】上述の目的を達成するた
めに本発明は、それぞれ所定量の転送データを保持する
複数のメモリ手段と、前記メモリ手段の状態および前記
周辺装置と前記主記憶装置間のデータ転送を制御する制
御手段とを備え、前記複数のメモリ手段はそれぞれシス
テムバス上のプロトコルを監視するバス監視手段と、記
憶されているデータの状態を保持するメモリ状態記憶手
段と、記憶されているデータのアドレスを保持するアド
レス保持手段とを備え、前記制御手段は、前記周辺装置
から前記主記憶装置にデータを転送するとき、前記複数
のメモリ手段のうち書き換え可能な状態にあるメモリ手
段に転送データを書き込むとともに、書き換え不可な状
態にあるメモリ手段のうち少なくとも1つのメモリ手段
のデータを前記主記憶装置に書き込み、このメモリ手段
を書き込み可能な状態に遷移させることで、前記複数の
メモリ手段のうち少なくとも1つを常に書き換え可能な
状態に制御することを特徴とするキャッシュメモリ装置
である。
【0007】
【作用】上述の構成によって、本発明のキャッシュメモ
リ装置は、周辺装置から主記憶へのデータ転送を行なう
際、無効なデータを保持している状態(以下インバリッ
ドな状態と言う)または、有効なデータを保持していて
もそれを書き換える権利を持たない状態(以下クリーン
な状態と言う)に保持されたメモリ手段に転送データを
書き込む動作と、他方のメモリ手段に保持しているモデ
ィファイドな状態のデータをシステムバスへ転送する動
作とを同時に行なうことができる。
【0008】さらに、周辺装置でのデータの転送中に、
キャッシュメモリがシステムバス上で起動されたバスサ
イクルにヒットした場合、システムバスによるデータ転
送と周辺装置によるデータ転送とを独立して行うことが
出来る。
【0009】
【実施例】以下、本発明の実施例を図面および表を参照
しながら説明する。
【0010】図1は本発明の実施例の構成を示すブロッ
ク図である。図1において1、2は転送データをシステ
ムバスと周辺装置の双方から読み書きすることが出来る
メモリ手段、6、7は前記メモリ手段1、2内に記憶し
ているデータのアドレスを記憶するアドレス保持手段、
3、4はシステムバス上のプロトコルを監視するバス監
視手段で、システムバス上に起動されたサイクルのアド
レスと前記アドレス保持手段6、7に記憶しているアド
レスが一致すれば、制御手段5にそれを伝える。制御手
段5はバス監視手段3、4からの信号をうけ、リードサ
イクルに対してはメモリ手段1、2内のデータをシステ
ムバスに出力する。8、9はメモリ手段内に保持してい
るデータの状態を記憶するメモリ状態記憶手段である。
記憶する状態の具体的内容は、メモリ手段1、2がシス
テムバス上の他のキャッシュとデータを共有しているか
否かで決まるシェアードまたはエクスクルシブと、保持
しているデータが自ら書き換える権利を持つか否かで決
まるモディファイドまたはクリーンとの組合わせからな
る4通りの状態およびこれらの何れにも該当しない無効
な状態であるインバリッドの合計5通りである。
【0011】
【表1】
【0012】表1はバス監視手段からみた本実施例の動
作を表したものである。表中「インバリデード」とはデ
ータを無効にすることを意味する。また「リード&イン
バリデード」とはデータを読みだした後、そのコピーを
持つキャッシュを無効にすることを意味する。また「ラ
イト&インバリデード」とはデータを主記憶に書き込ん
だ後、そのコピーを持つキャッシュを無効にすることを
意味する。
【0013】表1において、メモリ手段に保持している
データがインバリッドであれば、システムバス上で起動
したサイクルのアドレスと前記アドレス保持手段のアド
レスが一致(以下アドレスが一致と言う)しても制御手
段5は反応せず、動作後のメモリ状態もインバリッドで
ある。
【0014】また、メモリ手段がエクスクルシブ・クリ
ーンな状態の時、システムバス上でリードサイクルが起
こり、アドレスが一致した時、制御手段5はシステムバ
スにそのデータがシェアードな状態(表中のシェア)で
あることを出力し、メモリ手段をシェアード・クリーン
な状態に遷移させる。
【0015】また、メモリ手段がエクスクルシブ・モデ
ィファイド状態の時、システムバス上でリードサイクル
が起こりアドレスが一致した場合、制御手段5は自らの
データをシステムバス上に出さなければならないことを
伝え(表中のインヒビット)、データを出力し、状態を
シェアード・モディファイドに変化させる。
【0016】これらの動作は2つのバス監視手段によ
り、2つのメモリ手段に対し完全に独立して行なうこと
ができるため、周辺デバイスに対するデータ転送中であ
っても転送に関与しない方のメモリ手段はデータを出力
したり、その状態を変化させることができる。
【0017】次に、2つのメモリ手段1、2のうち一方
を常にクリーンな状態に保つための制御手段5の動作を
表2に示す。
【0018】
【表2】
【0019】メモリ手段に保持しているデータが両方と
もインバリッドであれば、周辺装置からのリードサイク
ルは必ずミスし、制御装置5はシステムバスにリードサ
イクルを起動してメモリ手段にデータを満たす。そし
て、状態をシェアード・クリーンまたはエクスクルシブ
・クリーンな状態に移す。
【0020】ライトサイクルの場合は周辺装置からのデ
ータを記憶手段に転送しながら、そのアドレスに該当す
るデータをもつシステムバス上のキャッシュをインバリ
ッドな状態に変えるためにインバリデートサイクルを起
こす。
【0021】また、記憶手段の片方がエクスクルシブ・
クリーンな状態の時に、周辺装置からのリードサイクル
に対し、両方のメモリ手段共に、該当するデータを保持
していなかった場合、制御手段5は転送データをクリー
ンな方のメモリ手段に転送し、それと並行して他方のメ
モリ手段に保持されたデータのフラッシュ(主記憶への
書き戻し)を行なう。また、周辺装置から転送されたデ
ータと同一アドレスのキャッシュデータをインバリデー
トするため、システムバス上にそのサイクルを起動す
る。
【0022】また、モディファイド状態のデータに対す
る周辺装置からのライトサイクルがヒットした場合、制
御装置5は保持データがエクスクルシブな状態であれ
ば、そのまま転送データを書き込み、シェアードな状態
であれば、転送データの書き込みと共にシステムバス上
の同一アドレスデータのインバリデート動作を行なう。
【0023】以上に述べたように、周辺装置からのデー
タライト要求によって記憶手段の片方が新たにモディフ
ァイドの状態に移行する時は他方の記憶手段をクリーン
にするよう制御することで、制御手段5はメモリ手段
1、2のうち一方を常にクリーンな状態に保ち、それに
よって周辺装置からのデータ転送とシステムバスからの
データ転送を並行して行なうことが可能となる。
【0024】
【発明の効果】本発明によれば、周辺装置から主記憶へ
のデータ転送時を行なう際、クリーンな状態にあるメモ
リ手段へ転送データを書き込む動作と、他のメモリ手段
に保持しているモディファイド状態のデータをシステム
バスへ転送する動作を同時に行なうことができるため、
モディファイド状態のデータを保持しているときに新た
なデータを転送する必要が生じたとき、待ち時間無しに
データ転送することが可能となる。
【0025】また、周辺装置におけるデータ転送中に、
キャッシュメモリがシステムバス上で起動されたバスサ
イクルにヒットした時に、システムバスによるデータ転
送と周辺装置によるデータ転送とを同時に行うことがで
き、周辺装置と主記憶装置間のデータ転送効率を改善す
ることができる。
【図面の簡単な説明】
【図1】本発明の実施例の構成を示すブロック図
【符号の説明】
1 メモリ手段1 2 メモリ手段2 3 バス監視手段1 4 バス監視手段2 5 制御手段 6 アドレス保持手段1 7 アドレス保持手段2 8 メモリ状態記憶手段1 9 メモリ状態記憶手段2

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】周辺装置と主記憶装置との間に配置され、
    その間の転送データを一時的に保持するキャッシュメモ
    リ装置であって、それぞれ所定量の転送データを保持す
    る複数のメモリ手段と、前記メモリ手段の状態および前
    記周辺装置と前記主記憶装置間のデータ転送を制御する
    制御手段とを備え、前記複数のメモリ手段はそれぞれシ
    ステムバス上のプロトコルを監視するバス監視手段と、
    記憶されているデータの状態を保持するメモリ状態記憶
    手段と、記憶されているデータのアドレスを保持するア
    ドレス保持手段とを備え、前記制御手段は、前記周辺装
    置から前記主記憶装置にデータを転送するとき、前記複
    数のメモリ手段のうち書き換え可能な状態にあるメモリ
    手段に転送データを書き込むとともに、書き換え不可な
    状態にあるメモリ手段のうち少なくとも1つのメモリ手
    段のデータを前記主記憶装置に書き込み、このメモリ手
    段を書き込み可能な状態に遷移させることで、前記複数
    のメモリ手段のうち少なくとも1つを常に書き換え可能
    な状態に制御することを特徴とするキャッシュメモリ装
    置。
  2. 【請求項2】周辺装置とあるメモリ手段間のデータ転送
    中に、システムバス上で起動されたサイクルに他のメモ
    リ手段がヒットした場合、制御手段は、前記周辺装置と
    前記メモリ手段間のデータ転送と独立して前記他のメモ
    リ手段のデータを前記システムバス上に出力することを
    特徴とする請求項1記載のキャッシュメモリ装置。
JP5063665A 1993-03-23 1993-03-23 キャッシュメモリ装置 Pending JPH06274416A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5063665A JPH06274416A (ja) 1993-03-23 1993-03-23 キャッシュメモリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5063665A JPH06274416A (ja) 1993-03-23 1993-03-23 キャッシュメモリ装置

Publications (1)

Publication Number Publication Date
JPH06274416A true JPH06274416A (ja) 1994-09-30

Family

ID=13235871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5063665A Pending JPH06274416A (ja) 1993-03-23 1993-03-23 キャッシュメモリ装置

Country Status (1)

Country Link
JP (1) JPH06274416A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5809536A (en) * 1996-12-09 1998-09-15 Intel Corporation, Inc. Method for reducing the number of coherency cycles within a directory-based cache coherency memory system uitilizing a memory state cache

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5809536A (en) * 1996-12-09 1998-09-15 Intel Corporation, Inc. Method for reducing the number of coherency cycles within a directory-based cache coherency memory system uitilizing a memory state cache

Similar Documents

Publication Publication Date Title
JP3289661B2 (ja) キャッシュメモリシステム
JPH0337744A (ja) データ処理装置
JPH03219345A (ja) 多ポートキャッシュメモリ制御装置
JP2010191638A (ja) キャッシュ装置
JP3575572B2 (ja) データ転送方法及びシステム
US5918069A (en) System for simultaneously writing back cached data via first bus and transferring cached data to second bus when read request is cached and dirty
JP3236287B2 (ja) マルチプロセッサシステム
US8209490B2 (en) Protocol for maintaining cache coherency in a CMP
WO1999035578A1 (en) Method for increasing efficiency in a multi-processor system and multi-processor system with increased efficiency
JPH11272555A (ja) キャッシュメモリ制御システム
JP2509344B2 (ja) デ―タ処理装置
US7356647B1 (en) Cache with integrated capability to write out entire cache
JPH07129468A (ja) 主記憶制御装置
JPH06274416A (ja) キャッシュメモリ装置
JPH0210446A (ja) バッファ記憶装置
JPH0793215A (ja) 半導体記憶装置
JP2923273B2 (ja) データ処理システム
KR100204004B1 (ko) 리드/라이트 데이터 포워딩 경로를 가진 캐쉬 데이터경로 회로
JP2791319B2 (ja) データ処理装置
JP2005025371A (ja) ディスクアレイ装置及びデータ書き込み制御方法
JPH07152650A (ja) キャッシュ制御装置
JPH0724043B2 (ja) データ処理装置
KR970004520B1 (ko) 고속 메모리 제어방법 및 장치
JPS63132353A (ja) キヤツシユメモリの制御方式
JPH04133145A (ja) キャッシュメモリの無効化処理装置および無効化制御方法