JPH04155533A - 仮想計算機制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要］ 本発明は、実計算機上に複数の仮想計算機を実現する方
式に関し、 低速な主記憶へのアクセスをすることなく高速に仮想計
算機資源を退避、復元することを目的とし、 中央処理装置と、主記憶とを持つ実計算機上で複数の仮
想計算機を実現する方式において、仮想計算機および仮
想計算機制御プログラムが保持している制御情報等を退
避するための高速アクセス可能な退避メモリが備えられ
、退避メモリは仮想計算機番号により指定され、退避メ
モリに仮想計算機および仮想計算機制御プログラムが保
持している制御情報等を退避すると共に、退避メモリよ
り復元をすることにより仮想計算機間における状態遷移
を行うことを特徴とする仮想計算機制御方式。

〔産業上の利用分野〕

本発明は、実計ＸＩ！上に複数の仮想計算機を実現する
方式に関する。

実計算機上に複数の仮想計算機を実現するためには、実
計算機上に二つの状態が設定される。

一つは、仮想計算機が動作する状態でＶＭａ′態と呼ば
れる。他方の状態は仮想計算機を制御する状態でＴ（Ｙ
ＰＥＲ状態と呼ばれる。ＶＭ状態で発行された命令や割
込みがＶＭ状態で処理できない場合には、ＨＹＰＥＲ状
態へと遷移が移行し仮想計算機制御プログラムによりシ
ミニレートが行われる。ＨＹＰＥＲ状態における仮想計
算機制御プログラムが処理を終了すると、ＶＭ状態状態
へと遷移しＶＭ状態での処理が続けられる。

従来の仮想計算機制御方式では、仮想計算機あるいは仮
想計算機制御プログラムの各種レジスタ等の制御情報（
以下、資源と呼ぶ）は、主記憶に退避するようにしてい
た。

例えば、ＶＭ状態状態からＨＹＰＥＲ状態への遷移の場
合には、現在勤作中の仮想計算機の資源を、主記憶の特
定の領域へ退避し、主記憶の特定の領域に格納されてい
る仮想計算機資源プログラムの資源をＣＰＵへ復元し、
ＨＹＰＥＲ状態を設定するようにしていた。

そのため、従来の仮想計算機制御方式では、状態遷移に
おける資源の退避、復元の度に主記憶へのアクセスを必
要とし、オーバヘア）の大きい非能率的なものであった
。

本発明は、低速な主記憶へのアクセスをすることなく高
速に仮想計算機資源を退避３復元することを目的とする
。

〔従来の技術］ 第６回〜第８図により従来の仮想計算機制御方式を説明
する。

第６図は、仮想計算機における状態遷移回である。

６１はＶＭ状態、６２はＨＹＰＥＲ状態を示す。

図示の火付の番号に従って説明する。

■　ＶＭ状態６１において処理不可能な命令や割込みも
くはタイムアウト等が発生すると、そのことが仮想計算
機制御プログラム（図示せず）に報告される。

■　仮想計算機プログラムは、仮想計算機資源の退避を
開始し、終了するとＨＹＰＥＲ資源の復元がなされる。

■　ＨＹＰＥＲ状態において、仮想計算機制御プログラ
ムは制御がわたされた原因となった処理を認識し、それ
に対応した処理を開始する。

■　ＨＹＰＥＲ状態における必要な処理が終了する。

■　ＨＹＰＥＲ状態の退避を行う。

■　ＶＭ状態が復元され、仮想計算機上での処理が続行
される。

第７図は、従来の仮想計算機制御方式を示す。

図（ａ）において、７１は中央処理袋ｆｆ（ＣＰＵ）、
７２はバッファ記憶であって、キャッシュメモリよりな
るものである。７３は主記憶（ＭＳＵ）であって、仮想
計算機制御プログラム（ＨＹＰＥＲ）退避領域と仮想計
算機（ＶＭ）退避領域を含むものである。

７３゛は）（ＹＰＥＲ退避領域、７３’−１〜７３″−
ｎは、仮想計算機（（ＶＭＩ）退避領域、仮想計算機２
　（ＶＭ２）退避領域、仮想計算機ｎ（ＶＭｎ）退避領
域である。

図（ａｌは仮想計算機制御プログラム（ＨＹＰＥＲ）と
ｎ個の仮想計算機（ＶＭＩ〜ＶＭｎ）が動作しているシ
ステムを示す。

仮想計算機■が退避する場合について、図（ａ）の動作
説明をする。

ＶＭ状態からＨＹＰＥＲ状態への遷移が必要になると仮
想計算機Ｉは仮想計算機制御プログラムへ報告を行い、
仮想計算機制御プログラムが仮想計算機Ｉの資源の退避
を開始する。（仮想計算機が退避前に使用していた制御
情報が格納されている）。

まず、ＣＰＵ７１内のレジスタ等の内容が読み出され、
主記憶へ（７３）格納するため、バッファ記憶（７２）
がアクセスされる。

バッファ記憶（７２）がヒントすると、バッファ記憶（
７２）への書き込みが行われ、さらに、主記憶記憶（７
３）への書き戻しが行われる。バッファ記憶（７２）が
ミスヒツトの場合には退避領域の主起ｔ！（７３）の内
容がブロックフェッチされて、バッファ記憶（７２）へ
格納される。そこで、再度バッファ記憶（７２）がアク
セスされてバッファ記憶（７２）に退避データが書き込
まれ、主記憶（７３）におけるＶＭＩ退避領域７３゛−
１に書き戻され、仮想計算機Ｉの退避が終了する。

主記憶（７３）への仮想計算機Ｉの退避が終了すると、
ＨＹＰＥＲ退避領域からの資源の復元が開始される。

ＨＹＰＥＲ退避領域７３′に格納されている内容を読み
出すために、まず、バッファ記憶（７２）がアクセスさ
れる。バッファ記憶（７２）がヒツトするとバッファ記
（ｔ（７２）に退避されていた値が読み出され、対応す
るレジスタへ書き込まれる。バッファ記憶がミスヒント
した場合には主記憶ヘブロノクフエノチ要求がだされＨ
ＹＰＥＲ退避領域７３゛の内容がバッファ記憶７２へ格
納され、再度バッファ記憶７２がアクセスされ、必要な
値が読み出されて復元される。

ＨＹＰＥＲ退避領域７３゛に退避されていた資源の復元
が完了すると仮想計算機制御プログラムは制御がわたさ
れた原因となった処理を認識し、それに対応した処理を
開始する。

ＨＹＰＥＲ状態において必要な処理が終了すると、前述
の処理と同様な処理により、ＨＹＰＥＲ状態からＶＭ状
態へとｉ１！移し、仮想計算機１の処理が続行される。

第７図（ｂ）は、仮想計算機ごとにバッファ記憶を分割
した場合を示す。

図において、７５−１〜７５−ｎ、７７はセレクタ（Ｓ
ＥＬ）である。

７６−１〜７６−〇は各仮想計算機対応に分割したバッ
ファ記憶である。

中央処理装置（ＣＰＵ）７４、主記憶（ＭＳＵ）７８は
図（ａ）におけるものと同しである。

図において、ＣＰＵは主記憶７８のアクセスに際して、
論理アドレスを動的アドレス機構により物理アドレスに
変換し、物理アドレスによりアクセスする。同時に、４
５．１！’、３＋算機番号をバッファ記憶制御ユニット
（図示せず）に出力し、仮想計算機番号によって選択さ
れたバッファ記憶（７６−１〜７６−ｎ）の中で一致し
たときのみバッファ記憶がヒントしたとみなす。

このような構成において、ＶＭ状態におけるＨＹＰＥＲ
用バッファの書換えは行われていないときで、ＶＭ状態
からＨＹＰＥＲ状態への状態遷移においてはＨＹＰＥＲ
用のバッファ記憶（７６−１〜７６−ｎ）の中には前回
使用した資源が必ず保存されている。そのため、ＨＹＰ
ＥＲ状態の復元においては、ミスヒツトすることなく高
速に行える。しかし、これに先立って行われるＶＭの資
源の退避においては、ＶＭ走行中にバッファ記憶（７６
−１〜７６−ｎ）の置き換えが行われることがあるため
に、バッファ記憶が常にヒントするとは限らず、主記憶
へのアクセスが必要になる場合を生じる。

第８図に従来の仮想計算機制御における退避、復元のフ
ローを示す。

図において、８０はＶＭ状態、８０゛はＨＹＰＥＲ状態
である。

図示の番号に従ってフローを示す。

８１　　ＶＭ状態における退避が開始され、全資源が退
避されたか判断する。退避が全て終了したら８６へ進む
。全ての退避が終了していなければ、８２へ進む。

８２　バッファ記憶へアクセスする。

８３　ハンファアクセスがヒントしたか判断する。ヒツ
トすれば８５へ進む。ヒツトしなければ８４へ進む。

８４　主記憶から退避領域のブロックフェッチをしてバ
ッファ記憶に格納する。そこで、再度８２のバッファ記
憶アクセスを繰り返す。

８５８３においてヒツトすればＶＭＪ［を主記憶に格納
し、８１以降の処理を繰り返す。

８６８１でＶＭ状態おける全資源退避が終了すると、Ｈ
ＹＰＥＲ責源の復元を開始する。

ＨＹＰＥＲ資源の格納が全て終了すると、ＨＹＰＥＲ状
態における処理が開始される。

全資源の復元が終了していなけれは、８７へ進む。

８７　バッファ記憶へアクセスする。

８８　ヒツトすれば、９０へ進む。ヒツトしなければ８
９へ進む。

８９　主記憶からＨＹ　Ｐ　Ｅ　Ｒｕ域のプロ、クフェ
ノチを行い、バッファ記憶へ格納する。そこで再度、バ
ッファ記憶アクセスを行う。

９０８８でヒツトすれば、ＨＹＰＥＲ資源を主記憶へ格
納し、８６以降の処理を繰り返す。

〔発明が解決しようとする課題〕

従来の技術においては、状態遷移における退避、復元の
度に、主記憶へのアクセスをａ、要とし、オーバヘッド
の大きいものであった。

本発明は、状Ｂ遷移において、主記憶にアクセスするこ
となく仮想計算機資源を退避、復元することにより、状
態遷移に必要な時間を短縮することを目的とする。

〔課題を解決するための手段〕

本発明は、物理アドレスによってアドレス指定されるバ
ッファ記憶および主記憶とは独立に、仮想計算機番号に
よってアドレス指定される高速アクセス可能なメモリを
実計算機上に設け、仮想計算機および仮想計算機制御プ
ログラムの資源の退避、復元を行うようにした。

第１図に本発明の基本構成を示す。

図において、１は中央処理装置　（ＣＰＵ）　、２は動
的アドレス変換機構（ＤＡＴ）であって、論理アドレス
を物理アドレスに変換するものである。

３はバッファ記憶であって、キャッシュメモリ（ＣＡＣ
ＨＥ）よりなるもの、４は主記憶（ＭＳＵ）、５は退避
メモリであって、仮想計算機（■Ｍ１〜ＶＭｎ）および
仮想計算機制御プログラム（ＨＹＰＥＲ）の退避領域、
６は仮想計算機番号及び仮想計算機資源オフセントであ
る。

〔作用〕

第１図の基本構成の動作を説明する。

例えば、仮想計算機ｒ（ＶＭＩ）の動作中に７Ｍ状態で
処理できない命令および割込みが認識されると、仮想計
算機■は仮想計算機制御プログラムに報告する。報告を
受けた仮想計算機制御プログラムは仮想計算機■の資源
であって中央処理装置ＩにおけるＰ　Ｓ　Ｗ　（Ｐｒｏ
ｇｒａｍ　５ｔａｔｕｓ　Ｗｏｒｄ　）、　ＥＧ　（Ｇ
ｅｎｅｒａｌ　Ｒｅｇｓｔｅｒ）、　ＡＲ（Ａｃｃｅｓ
ｓ　Ｒｅｇｉｓｔｅｒ）。

Ｆ　Ｐ　Ｒ（Ｆｌｏａｔｉｎｇ　Ｐｏ１ｎｔ　Ｒｅｇｉ
ｓｔｅｒ）　ＣＲ（Ｃｏｎｔｒ。

ｌ　Ｒｅｇｉｓｔｅｒ　　）　、　　Ｐ　Ｒ（Ｐｒｅｆ
ｉｘ　Ｒｅｇｉｓｔｅｒ）、　　ＣＫ（Ｔｉ＋ｗｅ−ｏ
ｆ−ｄａｙ　Ｃ１ｏｃｋ）、　　ＣＫ　Ｃ（Ｃ１ｏｃｋ
　Ｃｏｌｌ１ｐａｒａｔｏｒ）、　Ｐ　Ｔ　（ＣＰＵ　
Ｔｉｍｅｒ）の内容を読み出す。そして、退避メモリ５
におけるＶＭＩ退避領域に格納する。

退避が終了すると、仮想計算機制御プログラムの動作環
境を設定するために、退避メモリ５のＨＹＰＥＲ領域に
退避していた資源を中央処理装置１へ読み込み、対応す
るレジスタ等へ復元する。

復元が終了すると、仮想計算機制御プログラムは制御が
渡された原因となった処理を認識し、それに対応した処
理を開始する。

必要な処理が終了すると、制御プログラムは自分が使用
していた資源を退避メモリ５のＨＹＰＥＲ退避領域に書
き込み、仮想計算機１の資源を退避メモリ５のＶＭＩ退
避領域から読み出し、中央処理装置１のレジスタ等への
復元を行い、仮想計算機Ｉへ制御を返す。

退避メモリ５における各資源の退避および復元には仮想
計算機番号、仮想計算機資源オフセット６によりアドレ
スを指定する。

なお、第１図に構成においては、動的アドレス変換機構
（ＤＡＴ）２が備えられているが、主記憶主記憶（ＭＳ
Ｕ）４へのアクセスは論理アドレスにより行う場合もあ
る。

第２図により、本発明における退避、復元のフローを示
す。

図において、２０はＶＭ状態、２０“はＨＹＰＥＲａ’
態である。

ＶＭ状態からＨＹＰＥＲ状態へ遷移する場合について、
図示の番号に従ってフローを説明する。

２１　全ＶＭ資源の退避が終了したか判断する。

終了していれば２３へ進み、終了していなければ２２へ
進む。

２２　　ＶＭ資源をＶＭ退避領域に格納し、２１以降の
処理を繰り返す。

２３　全ＶＭ資源の退避が終了すると、ＨＹＰＥＲ資源
の復元を開始する。そして、全ＨＹＰＥＲ状態資源が復
元されるとＨＹＰＥＲ状態が設定される。復元が終了し
ていない場合には、２４に進む。

２４　　ＨＹＰＥＲ資源をＨＹＰＥＲ格納領域に格納し
、２３以陳の処理を繰り返す。

第３図は、本発明における退避メモリへのアドレス計算
方法を示す。

図において、３１は仮想計算機番号、３２は仮想計算機
資源オフセット、３３は仮想計算機番号と仮想計算機資
源オフセットを加算して得られる仮想計算機資源格納ア
ドレスである。

３４は退避メモリ、３５は退避メモリ３４のアドレスで
あって、仮想計算機番号０．１〜Ｎと仮想計算機質ｉｍ
（ｐｓｗｏ、ｐｓｗｌ、ｃＲｏ等）のオフセットにより
定められるものである。

図は、仮想計算機番号ｎにおける各仮想計算機資源（Ｐ
ＳＷＩ、ＰＳＷ２等）のオフセットにより定められたそ
れぞれの資源のアドレスを示す。

本発明においては、主記憶４には仮想計算機および仮想
計算機制御プログラムの資源の退避領域は設定されない
。そのため、仮想計算機ンステムにおいて、ＶＭ状態と
ＨＹＰＥＲ状態の遷移ムこおける退避、復元が主記憶４
にアクセスされることなく、高速な退避メモリにのみア
クセスすればよいので、状態遷移を高速に行うことがで
きる。

〔実施例１］ 第４図は、本発明における退避メモリをＣＰＵに構成し
た場合の実施例を示す。

図において、４０はＣＰＵ、４１はＣＰＵ４０における
Ｉ−ユニットであって、各種レジスタ類を備える部分で
ある。４２はＥ−ユニットであって、演算領域である。

４３はＳ−ユニットであって、キヤノンユメモリ等のハ
ソファ記憶領域であるもの、４４はＭＳＵ（主記憶）で
ある。

４５はレジスタツク（ＲＧＳＴＫ）であって、各種レジ
スタ備えるものである。４６は退避メモリ、４９は資源
アドレスを設定した領域であって、仮想計算機資源であ
るレジスタのオフセット値をもつ領域、４７は読み出し
バス、４８は書き込ミハスである。

仮想計算機の資源であるレジスタ類はレジスタツク（Ｒ
ＧＳＴＫ）４５に備えられている。

退避メモリ４６の各ＨＹＰＥＲ領域、ＶＭ領領域、レジ
スタツク（ＲＧＳＴＫ）４５への書き込みのために書き
込みハス４８を介して送られてくるデータを同時に受け
とり、それぞれの領域の常に更新された新しい値を保持
している。

また、仮想計算機の資源を復元する場合には、読み出し
バス４７を通して退避メモリ４６に保存されているデー
タを読み出し、書き込みハス４８を介して、レジスタツ
ク（ＲＧＳＴＫ）４５へ書き込み、ＶＭ状態もしくはＨ
ＹＰＥＲ状態を復元する。

退避メモリ４６ヘアクセスするアドレスは仮想計算機番
号と仮想針Ｘ機資源オフセット（資源頭載アドレス４９
）により生成される。

［実施例２］ 第５図により本発明の実施例２を説明する。

回は、バッファ記憶（キヤ、ツユメモリ）の領域の一部
を退避メモリ専用に固定して使用する場合を示す。

通常バッファ記憶は、玉記憶（ＭＳＵ）の異なる複数の
領域のコピーを保持するためにウェイと呼ばれるブロッ
クに分割されている。本実施例は、この複数のウェイの
中の１つを退避メモリ専用に用いるようにした。

図において、５０はｃｐｕ、５１は■−ユニント、５２
はＥ−ユニット、５３はＳ−ユニ、トであって、バッフ
ァ記憶（キヤ、ツユメモリ）を備えるもの、５４はＭＳ
Ｕ　（王記憶）である。

５５は資源アドレスを保持している領域、５６は論理ア
ドレスを保持している領域、５７は動的アドレス変換機
構（ＤＡＴ）である。

５９−１〜５９−ｎはバッファ記憶であって、ｎ個のウ
ェイ０．ウェイ１．・・・・・・ウェイｎに公害されて
いるものである。

本発明においては、例としてウェイ０（５９−１）を退
避メモリ専用に使用する。

ウェイＯは他のウェイと異なり、ＭＳＵ　（主記憶）の
コピーは保持しないため主記憶との接続は不要である。

状態遷移に際して、Ｉ−ユニットから資源の迂避を示す
信号とデータが送られてくる。この時、Ｓ−ユニットは
この信号を受取りＩ−ユニットへ八・ノファヒノトを示
す信号を返し、ウェイ０を選択してデータを退避させる
（バッファは必ずヒヮトする）。Ｉ−ユニ、トから次に
Ｉ−ユニ、トから資源を復元させるための信号が送られ
てくるとＳ−ユニットはこの信号を受取Ｉ−ユニントヘ
バソファ記憶のヒントを示す信号を返し、ウェイ０をウ
ェイにおいて選択要求されているデータをＩ〜ユニット
へ送る。

退避メモリとして使用するバッファ記憶（５９−１）へ
のアクセスに必要なアドレスは仮想計算１　　１ｍ番号
と仮想計算機資源オフセ・ト（資源アドレス）により生
成する。

〔発明の効果〕

本発明によれば、仮想計算機ノステムニこおいてＶＭ状
態とＨＹＰＥＲ状態の遷移５二おける仮想計算機資源の
退避、復元を、主記憶に７クセスすることなく行うこと
ができる。そのため、状態遷移を高速に行うことができ
、仮想計算機システムの処理が高効率化される。

【図面の簡単な説明】

第１図は、本発明の基本構成を示す図である。 、　　　第２図は、本発明における退避・復元のフロー
を示す図である。 第３図は、本発明におけるアドレ計算方法を示す図であ
る。 第４図は、本発明の実施例（１）を示す圀である。 第５図は、本発明の実施例（２）を示す図であ第６図は
、仮想計Ｘ機における状Ｂ遷移図である。 第７図は、従来の仮想計算機制御方式を示す図である。 第８図は、従来の退避・復元のフローを示す図である。 第１図において、 １　：中央処理装置、 ２　：動的アドレス変換機構（ＤＡＴ）、３　：バッフ
ァ記憶（キャンシュメモリ）、４　：主記憶（ＭＳＵ）
、 ５　：退避メモリ、 ６　：仮想計算機番号、仮想計算機オフセット。

Claims (1)

【特許請求の範囲】
1. 中央処理装置（１）と、主記憶（４）とを持つ実計算機
   上で複数の仮想計算機を実現する方式において、仮想計
   算機および仮想計算機制御プログラムが保持している制
   御情報等を退避するための高速アクセス可能な退避メモ
   リ（５）が備えられ、退避メモリ（５）は仮想計算機番
   号により指定され、退避メモリ（５）に仮想計算機およ
   び仮想計算機制御プログラムが保持している制御情報等
   を退避すると共に、退避メモリ（５）より復元をするこ
   とにより仮想計算機における状態遷移を行うことを特徴
   とする仮想計算機制御方式。