KR970024896A - 비디오 신호의 수직동기신호 생성장치 - Google Patents

비디오 신호의 수직동기신호 생성장치 Download PDF

Info

Publication number
KR970024896A
KR970024896A KR1019950034694A KR19950034694A KR970024896A KR 970024896 A KR970024896 A KR 970024896A KR 1019950034694 A KR1019950034694 A KR 1019950034694A KR 19950034694 A KR19950034694 A KR 19950034694A KR 970024896 A KR970024896 A KR 970024896A
Authority
KR
South Korea
Prior art keywords
output
signal
reset
flop
input
Prior art date
Application number
KR1019950034694A
Other languages
English (en)
Other versions
KR0149304B1 (ko
Inventor
김영철
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950034694A priority Critical patent/KR0149304B1/ko
Priority to TW085112318A priority patent/TW329075B/zh
Priority to US08/729,233 priority patent/US5771076A/en
Priority to CN96121040A priority patent/CN1061499C/zh
Publication of KR970024896A publication Critical patent/KR970024896A/ko
Application granted granted Critical
Publication of KR0149304B1 publication Critical patent/KR0149304B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

이 발명은 영상신호에서 수직동기 신호를 생성시키는 방법을 디지털로 구현한 비디오 신호의 수직동기신호 생성장치에 관한 것이다.
이 발명의 구성은, 시스템 클럭의 수를 카운트하는 기능을 갖는 카운터수단; 과 카운트 값이 순환하지 않도록 하는 출력 궤환수단; 카운터수단 출력의 상한을 비교하기 위한 제1비교수단; 카운터수단 출력의 하한을 비교하기 위한 제2비교수단; 수직동기신호를 출력하기 위한 제어수단으로 이루어져 있다.
이 발명의 효과는, 영상신호에서 수직동기신호를 생성시키는 방법을 디지털로 구현함으로써, 사용자에 따른 수직동기신호에 대한 다양한 요구에 따라 용이한 수정으로 사용자에게 충족을 시켜주고, 디지털 회로로 구성함으로써 공정에 대한 안정성을 높임과 동시에 아날로그 회로에 비하여 상대적으로 낮은 소비전류에서 동작할 수 있는 비디오신호의 수직동기신호 생성장치를 구현할 수 있다.

Description

비디오 신호의 수직동기신호 생성장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 이 발명의 실시예에 따른 비디오신호의 수직동기신호 생성장치의 회로구성도.

Claims (17)

  1. 비디오 신호의 수직동기신호 생성장치에 있어서, 제1입력 신호, 시스템클럭(CK)을 수신하고, 시스템 클럭(CK)의 수를 카운트하여 9비트 출력신호를 출력하는 카운터수단; 상기의 카운터수단의 9비트 출력신호를 수신하여, 상한을 비교하기 위한 제1비교수단; 상기의 카운터수단의 9비트 출력신호를 수신하여, 하한을 비교하기 위한 제2비교수단; 상기의 제1입력 신호와 상기의 제1비교수단의 출력, 상기의 제2비교수단의 출력들을 수신하여, 상기의 카운트수단의 출력이 순환하기 못하게 하는 출력 궤환신호(INHB)를 출력하는 출력궤환수단; 상기의 카운터 수단의 9비트 출력신호 중 최상위 비트(LVL), 시스템 클럭(CK), 제2 입력신호를 수신하여, 상기 카운터수단이 시스템 클럭(CK)을 상한으로부터 다운카운트하여 최상위비트가 로우논리값이 될 때 수직동기신호를 출력하는 제어 수단으로 이루어진 것을 특징으로 하는 비디오신호의 수직동기신호 생성장치.
  2. 제1항에 있어서, 상기의 제1입력신호가 영상신호의 디지털 레벨이 32보다 크면 하이논리값이고, 작으면 로우 논리값으로 입력되는 것을 특징으로 하는 비디오 신호의 수직동기신호 생성장치.
  3. 제1항에 있어서, 상기의 제1입력신호가 시스템클럭(CK)을 상한으로부터 256개 다운카운트한 로우논리값 구간의 길이로 수직동기신호의 시작 기준점을 인식하는 것을 특징으로 하는 비디오신호의 수직동기신호 생성장치.
  4. 제1항에 있어서, 상기의 제1비교수단은 상한을 511로 계수화한 값으로 정하여 출력을 궤한시키는 것을 특징으로 하는 비디오신호의 수직동기신호 생성장치.
  5. 제1항에 있어서, 상기의 제2비교수단은 하한을 0으로 계수화한 값으로 정하여 출력을 궤한시키는 것을 특징으로 하는 비디오신호의 수직동기신호 생성장치.
  6. 제1항에 있어서, 상기의 카운터수단은 상기의 제1입력신호가 하이논리값이면 업카운트를 하고, 로우논리값이면 다운카운트를 하는 9비트 가역계수기임을 특징으로 하는 비디오신호의 수직동기신호 생성장치.
  7. 제1항에 있어서, 상기의 출력궤환신호(INHB)는 하이논리값일 때 상기의 카운터수단을 카운트하고, 로우논리일 때 카운터수단을 정지시키는 것을 특징으로 하는 비디오신호의 수직동기신호 생성장치.
  8. 제6항에 있어서, 상기의 카운터수단은 입력단, 클럭단, 리셋단, 출력단을 가진9개의 리셋플립플롭들, 9개의 배타논리합회로들, 14개의 논리곱회로들, 5개의 논리합회로들, 8개의 배타부정논리합회로들로 구성되며, 특징으로 하는 비디오신호의 수직동기신호 생성장치.
  9. 제1항에 있어서, 상기의 출력궤환수단은 제1비교수단의 출력과 제1입력신호를 수신하는 제1논리곱수단(112), 제1입력신호를 반전시킨 신호와 제2비교수단(14)의 출력을 수신하는 제2논리곱수단(113), 상기의 논리곱수단들(112,113)의 출력을 수신하여 출력궤환신호(INHB)를 출력하는 부정 논리합회로(114)로 이루어진 것을 특징으로 하는 비디오신호의 수직동기신호 생성장치.
  10. 제1항 또는 제6항에 있어서, 상기의 카운터수단은 상한에 도달하면 다운카운트를 하고, 하한에 도달하면 업카운트를 할 수 있는 것을 특징으로 하는 비디오신호의 수직동기신호 생성장치.
  11. 제1항에 있어서, 상기의 제어수단은 상기 9비트 카운터출력의 최상위 비트를 수신하고, 상기 카운터수단이 상한으로부터 다운카운트하여 최상위비트가 로우논리값이 될 때, 수직동기신호를 하이논리값으로 출력하는 수직동기신호 출력수단과, 상기 수직동기신호 출력수단의 출력과 상기의 제2입력신호를 수신하여, 수직동기신호 출력 수단의 출력이 하이논리값일 때 제2입력신호에 동기되어 카운트하는 제2카운트수단과, 상기 제2카운트수단의 출력, 수직동기신호의 종료를 가리키는 4비트 입력데이타와 비교하여 하이 또는 로우논리값을 출력하는 제3비교수단과, 상기 제3비교수단의 출력을 수신하여 상기 수직동기신호 출력수단을 리셋하는 리셋수단으로 구성된 것을 특징으로 하는 비디오신호의 수직동기신호 생성장치.
  12. 제11항에 있어서, 상기의 수직동기신호 출력수단은, 입력단이 전원전압(Vdd)에 연결되고, 클럭단은 상기의 최상위비트의 반전출력을 수신하고, 리셋단은 상기의 리셋수단(34)의 출력과 연결된 제1리셋플립플롭(313)인 것을 특징으로 하는 비디오 신호의 수직동기신호 생성장치.
  13. 제11항에 있어서, 상기의 제2카운터수단(32)은 상기의 수직동기신호 출력수단(31)의 출력과 리셋(RB)신호를 두 입력으로 하여 출력하는 제1논리곱회로(321)와, 제2입력신호를 클럭단으로 수신하고, 리셋단은 상기의 제1논리곱회로(321)의 출력을 수신하는 4비트 카운터로 구성된 것을 특징으로 하는 비디오신호의 수직동기신호 생성장치.
  14. 제11항에 있어서, 상기의 제2카운터수단(322)은 입력단, 클럭단, 리셋단, 정출력단, 부정출력단을 가진 4개의 리셋플립플롭들(421,422,423,424)과, 2입력 제1부정논리곱회로(425)와, 3입력 제2부정논리곱회로(426)와, 3개의 배타논리합회로들(427,428,429)로 구성되어 있으며, 제1리셋플립플롭(421)은 입력단은 상기의 제1리셋플립플롭(421)의 정출력의 반전입력을 수신하고, 클럭단은 시스템클럭(CK)을 수신하며, 리셋단은 리셋(RB)신호에 연결되고, 제2리셋플립플롭(422)은 상기의 제2리셋플립플롭(422)의 정출력의 반전출력 및 제1리셋플립플롭(421)의 정출력의 반전출력을 수신하여, 하이 또는 로우논리값을 출력하는 제1배타논리합회로(427)의 출력을 제2리셋플립플롭(422)의 입력단으로 수신하고, 클럭단은 시스템클럭(CK)에 연결되고, 리셋단은 리셋(RB)에 연결되며, 제1논리곱회로(425)는 제1리셋플립플롭(421)의 부정출력의 반전출력 및 제2리셋플립플롭의 부정출력의 반전출력을 수신하여 출력하며, 제3리셋플립플롭(423)은 상기의 제3리셋플립플롭(423)의 정출력의 반전출력 및 제1논리곱회로(425)의 출력을 두입력으로 수신하여, 하이 또는 로우논리값을 출력하는 제2배타논리합회로(428)의 출력을 제3리셋플립플록(422)의 입력단으로 수신하고, 클럭단, 시스템클럭(CK)에 연결되고, 리셋단은 리셋(RB)신호에 연결되며, 제2논리곱회로(426)는 제3리셋플립플롭(423)의 부정출력의 반전출력 및 제2리셋플립플롭(422)의 부정출력의 반전출력 및 제1리셋플립플롭(421)의 부정출력의 반전출력을 세입력으로 수신하여 출력하고, 제4리셋플립플롭(424)은 제2논리곱회로(426)의 출력 및 제4리셋플립플롭(424)의 정출력의 반전출력을 두입력으로 하는 제3배타논리합회로(429)의 출력을 제4리셋플립플롭(424)의 입력단에 연결하고, 클럭단은 시스템클럭(CK)에 연결되고, 리셋단 리셋(RB)신호에 연결되며, 상기의 제1리셋플립플롭(421)의 정출력의 반전출력을 다시 반전시켜서 제1출력(Q0)으로 출력하고, 상기의 제2리셋플립플롭(422)의 정출력의 반전출력을 다시 반전시켜서 제2출력(Q1)으로 출력하고, 상기의 제3리셋플립플롭(423)의 정출력의 반전출력을 다시 반전시켜서 제3출력(Q2)으로 출력하고, 상기의 제4리셋플립플롭(424)의 정출력의 반전출력을 다시 반전시켜서 제4출력(Q3)으로 출력하는 것을 특징으로 하는 비디오신호의 수직동기신호 생성장치.
  15. 제11항에 있어서, 상기의 제3비교수단(331)은 상기의 제2카운터수단(32)의 출력과 입력데이타를 비교하여, 두 값이 같을 경우 하이논리값을 출력하고, 이 이외의 경우는 로우논리값을 출력하는 것을 특징으로 하는 비디오신호의 수직동기신호 생성장치.
  16. 제11항에 있어서, 상기의 리셋수단(34)은 상기의 제3비교수단(33)의 출력이 입력단에 연결되고, 시스템클럭(CK)이 클럭단에 연결되고, 리셋(RB)신호는 리셋단에 연결되는 리셋플립플롭(341)과, 상기의 리셋플립플롭(341)의 반전출력 및 리셋(RB)신호를 두입력으로 수신하여 하이 또는 로우논리값을 출력하는 논리곱회로(343)로 구성된 것을 특징으로 하는 비디오신호의 수직동기신호 생성장치
  17. 제12항에 있어서, 상기의 제어수단의 수직동기신호 출력장치는 입력단이 상기의 최상위비트의 반전입력을 수신하고, 클럭단은 시스템클럭을 수신하여 시스템클럭(CK)에 동기시켜 글리치가 제거된 신호를 출력하는 제1플립플롭을 더 구비한 것을 특징으로 하는 비디오신호의 수직동기신호 생성장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950034694A 1995-10-10 1995-10-10 비디오 신호의 수직동기신호 생성장치 KR0149304B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950034694A KR0149304B1 (ko) 1995-10-10 1995-10-10 비디오 신호의 수직동기신호 생성장치
TW085112318A TW329075B (en) 1995-10-10 1996-10-08 A device for generating a vertical synchronizing signal
US08/729,233 US5771076A (en) 1995-10-10 1996-10-09 Device for generating a vertical synchronizing signal
CN96121040A CN1061499C (zh) 1995-10-10 1996-10-10 产生垂直同步信号的设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950034694A KR0149304B1 (ko) 1995-10-10 1995-10-10 비디오 신호의 수직동기신호 생성장치

Publications (2)

Publication Number Publication Date
KR970024896A true KR970024896A (ko) 1997-05-30
KR0149304B1 KR0149304B1 (ko) 1998-10-15

Family

ID=19429723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950034694A KR0149304B1 (ko) 1995-10-10 1995-10-10 비디오 신호의 수직동기신호 생성장치

Country Status (4)

Country Link
US (1) US5771076A (ko)
KR (1) KR0149304B1 (ko)
CN (1) CN1061499C (ko)
TW (1) TW329075B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3318821B2 (ja) * 1996-01-19 2002-08-26 ソニー株式会社 信号判別回路及び同期信号発生器
US5986841A (en) * 1997-03-14 1999-11-16 Seagate Technology, Inc. Disc drive having a serial preamplifier interface with broadcast mode addressing
JP3998410B2 (ja) * 2000-11-02 2007-10-24 三菱電機株式会社 同期回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1071590B (it) * 1977-03-03 1985-04-10 Indesit Circuito di sincornizzazione digitale
EP0309610B1 (de) * 1987-10-02 1993-01-07 Deutsche ITT Industries GmbH Digitale Erzeugung von Vertikalsynchron- und Halbbild-Identifikationssignalen
US5031041A (en) * 1989-04-20 1991-07-09 Thomson Consumer Electronics, Inc. Digital detector/filter for synchronizing signals
US5341217A (en) * 1990-03-06 1994-08-23 Martin Marietta Corporation Digital adaptive video synchronizer
JPH0546134A (ja) * 1991-06-07 1993-02-26 Rohm Co Ltd 映像表示装置
US5635988A (en) * 1995-08-24 1997-06-03 Micron Display Technology, Inc. Apparatus and method for maintaining synchronism between a picture signal and a matrix scanned array

Also Published As

Publication number Publication date
KR0149304B1 (ko) 1998-10-15
TW329075B (en) 1998-04-01
CN1061499C (zh) 2001-01-31
US5771076A (en) 1998-06-23
CN1154036A (zh) 1997-07-09

Similar Documents

Publication Publication Date Title
KR950005054B1 (ko) 기수/우수의 필드 검출장치
JPH0292012A (ja) パルス発生回路
KR970024896A (ko) 비디오 신호의 수직동기신호 생성장치
KR0158660B1 (ko) 주파수 변환 샘플링 시스템을 위한 클럭 생성기
KR920006931Y1 (ko) 홀수분주회로
KR950002296B1 (ko) 펄스폭 변조(pwm)방식의 모터 제어시스템의 제어된 pwm신호 발생장치
KR930005653B1 (ko) 클럭 가변회로
KR0167226B1 (ko) 우수/기수 판별회로
KR920000698Y1 (ko) 클럭 소스 선택시 글리치 제거회로
KR910001379B1 (ko) 시차를 갖는 전원공급 리세트신호 발생회로
KR940003771Y1 (ko) 글리치 방지용 동기회로
JP3382329B2 (ja) 奇数カウンタ回路
JP2970241B2 (ja) サンプリングクロック情報生成回路
JPH04227164A (ja) 垂直同期信号分離回路
KR0174707B1 (ko) 클럭 발생기
JP3826530B2 (ja) ビット同期回路
KR930000978B1 (ko) 필드 검출회로
KR950004542Y1 (ko) 서브코드 인터페이스 회로
KR940000980B1 (ko) 피드포워드방식 티비씨(tbc)의 라이트클럭발생기
KR980006918A (ko) 50% 듀티 사이클 데이타 발생기(50% Duty Cycle Data Generator)
JPH0338115A (ja) データ送信装置
KR920005643A (ko) 정지화상 전화기의 동기 발생 회로
JPH05347555A (ja) 可変分周回路
JPH03263976A (ja) 同期分離回路
JPH02126717A (ja) デュティー変換回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080602

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee