SU1716483A1 - Устройство дл контрол состо ний сложных динамических систем - Google Patents

Устройство дл контрол состо ний сложных динамических систем Download PDF

Info

Publication number
SU1716483A1
SU1716483A1 SU894749322A SU4749322A SU1716483A1 SU 1716483 A1 SU1716483 A1 SU 1716483A1 SU 894749322 A SU894749322 A SU 894749322A SU 4749322 A SU4749322 A SU 4749322A SU 1716483 A1 SU1716483 A1 SU 1716483A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
inputs
elements
outputs
input
Prior art date
Application number
SU894749322A
Other languages
English (en)
Inventor
Сергей Владимирович Гальцев
Андрей Борисович Казаков
Original Assignee
Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского filed Critical Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского
Priority to SU894749322A priority Critical patent/SU1716483A1/ru
Application granted granted Critical
Publication of SU1716483A1 publication Critical patent/SU1716483A1/ru

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

Изобретение относитс .к области автоматики и может быть использовано в системах управлени  объектами с дискретным характером технологического цикла. Целью изобретени   вл етс  повышение достоверности контрол  динамики функционировани  за счет блокировки работы устройства на врем  протекани  переходного процесса. Поставленна  цель достигаетс  управлением в известное устройство второго блока пам ти эталонов, счетчика, двух элементов ИЛИ, трех элементов И, двух схем задержки и элемента НЕ. 1 ил.

Description

Изобретение относитс  к автоматике и может быть использовано в систе мах управлени  объектами с дискретным характером технологическрго цикла.
Дл  контрол  сложных систем используетс  устройство,в котором выходные сигналы объекта контрол  с помощью коммутатора последовательно под ключаютс  к блоку сравнени , где сравниваютс  с соответствующими посто нными уставками, хран щимис  в блоке пам ти.
Недостатком устройства  вл етс  невозможность контрол  динамики функционировани  сложных систем.
Известно устройство контрол  последовательности срабатывани  логических схем, содержащее р д блоков .дл  сравнени  логических сигналов, счетчик . Устройство позвол ет оптимизировать режим работы системы в каждой складывающейс  ситуации.
Недостатком устройства  вл етс  отсутствие средств компенсации нежелательных последствий переходных процессов, возникающих при изменении состо ни  контролируемой системы.
Наиболее близким к предлагаемому  вл етс  устройство дл  контрол  динамики сложных.систем, содержащее первый и второй регистры, блок пам ти , блок элементов СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, первый и второй элементы ИЛИ, генератор тактовых импульсов и блок элементов И.
Недостатком .данного устройства  вл етс  низка  достоверность контрол  динамики функционировани  систем, требуема  дискретность опроса которых соизмерима с длительностью переходных процессов, возникающих при смене состо ний . При опросе датчиков в момент протекани  переходного процесса устройство ошибочно фиксирует либо праGD .Ј
00 00
317
вилыный переход, либо неправильный еще до того, как установитс  новое состо ние по отношению ,к исходному.
Целью изобретени   вл етс  повышение достоверности контрол  динамики функционировани  сложных систем за счет блокировки работы устройства на врем .протекани  переходного процесса
Дл  достижени  поставленной цели в устройство дл  контрол  состо ний сложных динамических систем, содержащее первый и второй регистры , группу элементов СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, первый блок пам ти эталонов, группу элементов И, генератор тактовых импульсов , первый и второй элементы ИЛИ, информационные входы первого регистра  вл ютс  входами устройства дл  подключени  выходов контролируемой системы, а выходы соединены с информационными входами второго регистра и первыми входами элементов СЛОЖЕНИЕ ПО МОДУЛЮ ДВА группы, вторые входы которых св заны с выходами второго регистра и группой адресных вхо- ров первого блока пам ти эталонов,а выходы соединены с первыми входами соответствующих элементов И группы, вторые входы которой подключены к группе выходов первого блока пам ти эталонов, а выходы - ко входам первого элемента ИЛИ, выход генератора тактовых импульсов соединен с первым входом второго элемента ИЛИ, дополнительно введены второй блок пам ти эталонов, третий и четвертый элементы ИЛИ, первый, второй и третий элементы И, первый, второй элементы задержки, элемент НЕ и счетчик, установочные входы которого св заны с выходами второго блока пам ти эталонов, счетный вход - с выходом четвертого элемента ИЛИ, вход управлени  параллельной
0
5
0
5
0
5
0
дами соответственно первого и второго регистров, а выход второго элемента задержки через элемент НЕ подключен ко второму входу второго элемента И, третий вход которого соединен с выходом третьего элемента ИЛИ, входы которого св заны с выходами элементов СЛОЖЕНИЕ ПО МОДУЛЮ ДВА группы, адресные входы второго блока пам ти.эталонов подключены к выходам второго регистра , выходом устройства  вл етс  выход третьего элемента И.
Второй блок пам ти эталонов хранит коды, каждый из которых соответствует длительности протекани  переходного процесса, возникающего при смене одного из возможных состо ний контролируемой системы. Счетчик отслеживает временные интервалы, соответствующие кодам, поступающим со второго блока пам ти эталонов. На врем  работы счетчика, т.е. на врем  протекани  переходного процесса, первый элемент И запрещает прохождение синхроимпульсов на второй регистр, а третий элемент И - сигнала блокировки на выход устройства. Таким образом, на втором регистре остаетс  код состо ни , предшествующего началу переходного процесса. Второй элемент И формирует сигнал разрешени  параллельной загрузки кода из второго блока пам ти эталонов в счетчик при начале переходного процесса. Третий элемент ИЛИ служит дл  установлени  факта несовпадени  кодов состо ний, хран щихс  в первом и втором регистрах, т.е. факта начала переходного процесса. Четвертый элемент ИЛИ преп тствует прохождению синхроимпульсов на счетный вход счетчика с момента окончани  предыдущего переходного процесса до начала следующего. Перва  схема
50
загрузкой - с выходом второго элемента.5 задержки предназначена дл  синхрони- И, а выход переполнени  -, с первыми зации работы первого и второго ре- входами с первого по третий элементов И и четвертого элемента ИЛИ, второй вход которого соединен со входами элементов задержки, вторыми входами первого и третьего элементов И и выходом второго элемента ИЛИ, второй вход которого подключен к выходу третьего элемента И, третий вход которого св зан с выходом первого элемента И, третий вход которого св зан с вы ходом первого элемента ИЛИ, выходы первого элемента задержки и первого элемента И соединены с тактовыми вхо-
- 55
гистров путем компенсации задержки, вызываемой первым элементом И. Втора схема задержка и элемент НЕ компенсируют задержки, вызываемые блоком элементов СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, третьим элементом ИЛИ и срабатыванием второго регистра.
На чертеже представлена схема уст ройства дл  контрол  состо ний сложных динамических систем.
Устройство содержит первый 1 и вто рой 2 регистры, первый 3 и второй блоки пам ти эталонов, счетчик 5,
задержки предназначена дл  синхрони- зации работы первого и второго ре-
гистров путем компенсации задержки, вызываемой первым элементом И. Втора  схема задержка и элемент НЕ компенсируют задержки, вызываемые блоком элементов СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, третьим элементом ИЛИ и срабатыванием второго регистра.
На чертеже представлена схема устройства дл  контрол  состо ний сложных динамических систем.
Устройство содержит первый 1 и второй 2 регистры, первый 3 и второй блоки пам ти эталонов, счетчик 5,
517161 83
7 СЛОЖЕНИЕ ПО МОгруппу 6 элементов ДУЛЮ ДВА, группу 8 элементов 9 И, первый 10, второй 11, третий 12 и четвертый 13 элементы ИЛИ, первый 14, 5 второй 15 и третий 16 элементы И, элемент 17 НЕ, первую 18 и вторую 19 схемы задержки и генератор тактовых импульсов 20. Выходы регистра 1 соедит неныс группой входов 21 регистра 2 ю первыми входами элементов 7 группы 6; выходы которых соединены с входами - элемента 12 и первыми входами соответствующих элементов 9 группы 8, вторые входы которых соединены с выходами is блока 3 пам ти эталонов, входы которого соединены с выходами регистра 2, входами блока 4 пам ти эталонов и вторыми входами элементов 7 группы 6. Выходы блока 4 пам ти эталонов динены с группой входов 22 счетчика 5, вход 23 которого соединен с выхо- : дом элемента 15, а вход 2k - с выходом элемента 13, вход 25 которого
отимых состо ний. В нулевые  чейки блоков 3 и 4 загружаютс  соответстве но нулевой (все переходы допустимы) начальный (длительность переходного процесса равна 0) коды. Начальное со то ние, обоих регистров нулевое. В счетчик 5 загружен начальный код, обеспечивающий высокий потенциал на его выходе.
Устройство работает следующим образом . По срезу (перепад с высокого уровн  на низкий) первого тактового импульса в регистр 1 запишетс  код текущего состо ни , поступающий на группу входов 36 регистра с выходов контролируемой системы, а в регистр 2 - предыдущий код регистра 1, т.е. нулевой. В результате на выходе элемента 12 по витс  сигнал высокого уровн . Так как на выходе счетчика 5 в начальном состо нии присутствует высокий потенциал, то в промежутке между первым и вторым тактовыми им соединен с входом 26 элемента 16, с 25 пульсами (благодар  работе схемы завходом 27 элемента 14, с входом 28 элемента 15 и подключен к выходу счетчика 5. Выход элемента 12,соединен с входом 29 элемента 15, вход 30 ко--, торого св зан с выходом элемента 17, 30 вход которого - с выходом схемы задержки 19, вход которой - с входом 31 элемента 13, с входом схемы задержки 18, с входом 32 элемента 16, с входом 33 элемента 14 и с выходом $5 элемента 11, вход которого - с выходом генератора тактовых импульсов 20. Выход схемы задержки 18 соединен с входом 35 регистра 1, группа выходов об которого  вл етс  входом устрой- 40 ства дл  подключени  выходов контролируемой системы. Выход элемента 14 соединен с входом 37 регистра 2.Выходы группы 8 св заны с входами элемента 10, выход которого - с входом. 45 38 элемента 16, выход которого соединен с входом 39 элемента 11 и  вл етс  выходом устройства.
Настройка устройства на конкретную систему осуществл етс  загрузкой в 50 блоки 3 и 4 дл  каждого состо ни  системы переходного инварианта и коч да, характеризующего длительность протекани  переходного процесса соответственно . Переходной инвариант пред- I ее ставл ет собой двоичный вектор, со- держащий единицы в трех разр дах, содержимое которых в кодах состо ний не мен етс  при переходе в любое из допудержки 19 и элемента 17) произойдет загрузка кода из  чейки с нулевым ад ресом блока 4 пам ти эталонов в счет чик. При этом состо ние счетчика не изменитс . По срезу второго тактового импульса код состо ни  с регистра 1 перепишетс  на регистр 2, а в регистр 1 запишетс  код текущего состо ни . На элементах 7 группы 6 произойдет поразр дное сравнение кодов, хран щихс  в регистрах 1 и 2. В случае их совпадени  на всех выходах элементов группы 6 будет нулевой потенциал и изменений в режиме работы устройства не произойдет. По следующему тактовому импульсу процесс повторитс . Так будет продолжатьс  до тех пор, пока на регистрах 1 и 2 не окажутс  различные коды, что будет соответствовать началу переходного процесса в контролируемой системе. В результате на выходе элемента 12 по витс  высокий потенциал, который совместно с высоким потенциалом на выходах счетчика и элемента 17 приводит к формированию сигнала на выходе элемента 15 в промежутке между тактовыми импульсами. этому сигналу из блока 4 в счетчик 5 загружаетс  код, соответствующий наход щемус  в регистре 2 коду состо ни . По окончании , загрузки на выходе счетчика окажетс  нулевой потенциал, который разрешает прохождение синхроимпульотимых состо ний. В нулевые  чейки блоков 3 и 4 загружаютс  соответствено нулевой (все переходы допустимы) начальный (длительность переходного процесса равна 0) коды. Начальное сото ние , обоих регистров нулевое. В счетчик 5 загружен начальный код, обеспечивающий высокий потенциал на его выходе.
Устройство работает следующим образом . По срезу (перепад с высокого уровн  на низкий) первого тактового импульса в регистр 1 запишетс  код текущего состо ни , поступающий на группу входов 36 регистра с выходов контролируемой системы, а в регистр 2 - предыдущий код регистра 1, т.е. нулевой. В результате на выходе элемента 12 по витс  сигнал высокого уровн . Так как на выходе счетчика 5 в начальном состо нии присутствует высокий потенциал, то в промежутке между первым и вторым тактовыми импульсами (благодар  работе схемы запульсами (благодар  работе схемы задержки 19 и элемента 17) произойдет загрузка кода из  чейки с нулевым адресом блока 4 пам ти эталонов в счетчик . При этом состо ние счетчика не изменитс . По срезу второго тактового импульса код состо ни  с регистра 1 перепишетс  на регистр 2, а в регистр 1 запишетс  код текущего состо ни . На элементах 7 группы 6 произойдет поразр дное сравнение кодов, хран щихс  в регистрах 1 и 2. В случае их совпадени  на всех выходах элементов группы 6 будет нулевой потенциал и изменений в режиме работы устройства не произойдет. По следующему тактовому импульсу процесс повторитс . Так будет продолжатьс  до тех пор, пока на регистрах 1 и 2 не окажутс  различные коды, что будет соответствовать началу переходного процесса в контролируемой системе. В результате на выходе элемента 12 по витс  высокий потенциал, который совместно с высоким потенциалом на выходах счетчика и элемента 17 приводит к формированию сигнала на выходе элемента 15 в промежутке между тактовыми импульсами. этому сигналу из блока 4 в счетчик 5 загружаетс  код, соответствующий наход щемус  в регистре 2 коду состо ни . По окончании , загрузки на выходе счетчика окажетс  нулевой потенциал, который разрешает прохождение синхроимпуль
7171
сов на вход 2k счетчика 5 и запрещает прохождение сигналов через элементы 1 и 16. Таким образом, на врем  просекани  переходного процесса в системе прекращаетс  контроль за ее динамикой , а в регистре 2 запоминаетс  код состо ни , предшествовавшего началу переходного процесса. Защита от блокировки генератора тактовых импульсов 20 при загрузке кодов в счетчик 5.осуществл етс  за счет обратной св зи с выхода элемента 11 на вход 32 элемента 16, что допускает блокировку генератора только во врем  так- тового импульса, в то врем  как загрузка кодов в счетчик происходит в промежутке между импульсами. По истечении времени, соответствующего коду , загруженному в счетчик 5, на его выходе по витс  сигнал с высоким уровнем. Данный сигнал по витс  во врем  полки тактового импульса (состо ние регистров счетчика измен етс  по фронту импульса), поэтому немедленной загрузки нового кода в счетчик 5 не произойдет. К этому времени последний из поступивших на регистр 1 код состо ни  сравнитс  с кодом, запомненным в регистре 2, а результат поступит на элементы 9 группы 8, где он будет проанализирован согласно соответствующему переходному инварианту . Если произошла недопустима  смена состо ний, т.е. на выходе элемента 10 оказалс  высокий потенциал, то при по влении на выходе счетчика высокого потенциала произойдет блокировка прохождени  синхроимпульсов через элемент 11, на выходе устройст- ва установитс  высокий потенциал. Анализ содержимого регистров позвол ет определить характер неисправности, возникший в контролируемой системе Если состо ние системы изменилось в соответствии с переходным инвариантом , то блокировки прохождени  синхроимпульсов через элемент 11 не произойдет . По срезу тактового импульса (фронт которого установил высокий потенциал на выходе счетчика) в регистр 2 запишетс  код, характеризующи новое состо ние системы, а в регистр 1 - код текущего состо ни . Если к этому времени не начнетс  следующий переходный процесс, то коды на регистрах 1 и 2 окажутс  одинаковыми, что приведет к пропаданию сигнала рассогласовани  на выходе элемента 12.
г
10
20
25
6483
J5 Q й 30
35
45
8
Благодар  схеме задержки 19 загрузка кода в счетчик 5 в этом .случае не произойдет. Дальнейша  работа устройства аналогична описанной.
Блоки 1-3, 6, 8, .1.0, 11 и 20  рл - - ютс  элементами прототипа, причем их функциональное назначение, а также количество входов и выходов не измен етс . ,
Блоки и 12 аналогичны блокам 3 и 10, соответственно  вл ющихс  элементами- прототипа.
Блок 5  вл етс  счетчиком и может быть выполнен на базе интегральных микросхем, например, серии К155.
Элементы 12-17  вл ютс  известными элементами дискретной техники и могут быть выполнены на базе интегральных микросхем серии К155 или К555.
Схема задержки 18 может быть реализована на элементе И или ИЛИ, а схема задержки 19 на базе D-триг- гера.
Технико-экономическа  эффективность представленного технического решени  заключаетс  в повышении достоверности контрол  динамики функционировани  сложных систем, а следовательно , качества процесса управлени .
Реализаци  изобретени  возможна на базе существующих элементов элек- ронной техники.

Claims (1)

  1. Формула изобретени 
    Устройство дл  контрол  состо ний сложных динамических систем, содержащее первый и второй регистры, группу Элементов СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, первый блок пам ти эталонов, группу элементов И, генератор тактовых импульсов , первый
    и второй элементы ИЛИ, причем информационные входы первого регистра  вл ютс  входами устройства дл  подключени  выходов контролируемой системы, а выходы соединены с информационными входами второго регистра и первыми входами элементов СЛО- 50 ЖЕНИЕ ПО МОДУЛЮ ДВА группы, вторые входы которых св заны с выходами второго регистра и группой адресных входов первого блока пам ти эталонов, а выходы соединены с первыми входами соответствующих элементов И группы, вторые входы которых подключены к группе выходов первого блока пам ти эталонов, а выходы - к входам первого элемента ИЛИ, выход генератора тактовых импульсов соединен с первым вхо;- дом второго элемента ИЛИ, от л и ч а- ю щ е е с   тем, что, с целью повышени  достоверности контрол  динамики за счет блокировки работы устройства на врем  протекани  переходного процесса , в него введены второй блок пам ти эталонов, третий и четвертый элементы ИЛИ, первый, второй и третий JQ элементы И, первый и второй элементы задержки, элемент НЕ и счетчик, установочные входы которого св заны с выходами второго блока пам ти эталовторыми входами первого и третьего элементов И и выходом второго элемента ИЛИ, второй вход которого подключен к выходу третьего элемента И, третий вход которого св зан с выходом первого элемента ИЛИ, выходы первого элемента задержки и первого элемента И соединены с тактовыми входами соответственно первого и второго регистров, а выход второго элемента задержки через элемент НЕ подключен к второму входу второго элемента И, третий вход которого соединен с вынов , счетный вход - с выходом четвер- j5 ходом третьего элемента ИЛИ, входы котого элемента ИЛИ, вход управлени  параллельной загрузкой - с выходом второго элемента И, а выход переполнени  - с первыми входами с первого по третий элементов И и четвертого элемента ИЛИ, второй вход которого соединен с входами элементов задержки,
    20
    торого св заны с выходами элементов СЛОЖЕНИЕ ПО МОДУЛЮ ДВА группы, адресные входы второго блока пам ти эталонов подключены к выходам второго регистра , выходом устройства  вл етс  выход третьего элемента И.
    вторыми входами первого и третьего элементов И и выходом второго элемента ИЛИ, второй вход которого подключен к выходу третьего элемента И, третий вход которого св зан с выходом первого элемента ИЛИ, выходы первого элемента задержки и первого элемента И соединены с тактовыми входами соответственно первого и второго регистров, а выход второго элемента задержки через элемент НЕ подключен к второму входу второго элемента И, третий вход которого соединен с выходом третьего элемента ИЛИ, входы ко
    торого св заны с выходами элементов СЛОЖЕНИЕ ПО МОДУЛЮ ДВА группы, адресные входы второго блока пам ти эталонов подключены к выходам второго регистра , выходом устройства  вл етс  выход третьего элемента И.
SU894749322A 1989-08-14 1989-08-14 Устройство дл контрол состо ний сложных динамических систем SU1716483A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894749322A SU1716483A1 (ru) 1989-08-14 1989-08-14 Устройство дл контрол состо ний сложных динамических систем

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894749322A SU1716483A1 (ru) 1989-08-14 1989-08-14 Устройство дл контрол состо ний сложных динамических систем

Publications (1)

Publication Number Publication Date
SU1716483A1 true SU1716483A1 (ru) 1992-02-28

Family

ID=21474620

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894749322A SU1716483A1 (ru) 1989-08-14 1989-08-14 Устройство дл контрол состо ний сложных динамических систем

Country Status (1)

Country Link
SU (1) SU1716483A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Патент US №3400374, кл. 340-172.5, опублик. 1968. Патент FR № 2292276, кл. G 05 В 23/02, опублик. 1982.Авторское свидетельство СССР №1324038, кл. G 06 F 15/46, 1986. *

Similar Documents

Publication Publication Date Title
US4328583A (en) Data bus fault detector
SU1109073A3 (ru) Устройство дл контрол синхросигналов
SU1716483A1 (ru) Устройство дл контрол состо ний сложных динамических систем
US4745630A (en) Multi-mode counter network
US4556976A (en) Checking sequential logic circuits
US4741005A (en) Counter circuit having flip-flops for synchronizing carry signals between stages
US3056108A (en) Error check circuit
US5867050A (en) Timing generator circuit
US5600695A (en) Counter circuit having load function
SU1096652A1 (ru) Устройство дл функционального контрол цифровых логических элементов
SU1589281A2 (ru) Устройство дл обнаружени ошибок в дискретной последовательности
SU1725231A1 (ru) Устройство дл контрол состо ний сложных динамических систем
SU1297062A1 (ru) Устройство дл контрол схем сравнени
SU1325727A1 (ru) Устройство дл мажоритарного включени резервируемых логических блоков
SU955072A1 (ru) Устройство дл проверки функционировани логических схем
SU1034030A2 (ru) Устройство дл контрол дешифраторов
SU1443166A1 (ru) Счетный элемент с контролем
SU1543407A1 (ru) Устройство дл контрол последовательности прохождени сигналов
SU1134940A1 (ru) Устройство дл контрол блоков синхронизации
SU1580543A1 (ru) Устройство одновременного контрол N импульсных последовательностей в реальном масштабе времени
SU1084911A1 (ru) Устройство дл проверки коммутационных изделий
SU1741136A1 (ru) Устройство дл контрол мультиплексора
SU1539761A1 (ru) Устройство дл ввода информации
JP2605283B2 (ja) カウンタ回路
SU1059576A1 (ru) Устройство дл контрол цифровых узлов