KR20000001491A - 비동기 직렬 데이터의 수신장치 - Google Patents

Abstract

본 발명은 입력 데이터의 시작 비트의 전반부에 노이즈가 발생한 경우 노이즈를 제거하여 실제데이터를 정확히 검출할 수 있는 비동기 직렬데이터 수신장치에 관한 것이다. 이상과 같은 본 발명은 입력 데이터를 저장하는 제1 메모리와, 제1 메모리에서 출력되는 데이터를 이용하여 상기 데이터의 시작 비트의 시작을 검출하는 에지 검출부와, 에지 검출부의 검출신호에 따라 입력 데이터의 시작을 나타내는 신호를 만들어내는 윈도우신호 발생부와, 윈도우신호 발생부에서 출력되는 입력 데이터의 시작으로부터 카운팅을 시작하는 카운터와, 카운터의 출력을 자체적으로 미리 설정된 값과 비교하여 상기 윈도우신호 발생부 내지 상기 카운터에 디스에이블 신호를 제공하는 디코더와, 디코더에서 주기적으로 제공되는 클럭신호에 따라 상기 제1 메모리에 저장된 데이터를 저장하는 제2 메모리와, 디코더에서 주기적으로 제공되는 클럭신호에 따라 상기 제2 메모리에 저장된 데이터를 저장하는 제3 메모리로 구성된다.

Description

비동기 직렬 데이터의 수신장치

본 발명은 비동기 직렬 데이터의 수신장치에 관한 것으로서, 더욱 상세하게는 입력 데이터의 시작 비트의 전반부에 노이즈가 발생한 경우 노이즈를 제거하여 실제데이터를 정확히 검출할 수 있는 비동기 직렬데이터 수신장치에 관한 것이다.

일반적으로 비동기식 직렬 데이터가 전송될 경우는 시작 비트(Start Bit), 데이터(Data), 정지 비트( Stop Bit) 순서로 전송된다. 이때, 전송이 일어나지 않는 버스의 선로는 "1"의 상태를 유지하므로 일반적으로 전송 속도보다 빠른 클럭을 사용하여 시작 비트의 시작시점 (폴링 에지 :Falling Edge)으로부터 카운팅을 시작하여 시작 비트를 찾은 후 데이터의 수신을 시작하게 된다.

그러나, 이와 같은 종래의 기술에서는 선로상의 노이즈에 의한 오동작이 발생하기 쉽다. 즉, 시작 비트의 전반부에 노이즈가 발생하면, 기존의 방식으로는 시작 비트의 검출이 불가능하게 되어 결국 데이터 수신장치가 시작시점을 찾지 못하기 때문에 데이터를 수신하지 못하는 문제점이 있었다.

도 1은 종래의 비동기 직렬 데이터의 수신장치의 블록 구성도이다.

도 1을 참조하면, 종래의 비동기 직렬 데이터의 수신장치의 클럭 발생기(3)가 전송속도 보다 빠른 (예를 들어 16배) 시스템 클럭(도 2a 참조)을 만들어 제1 쉬프트 레지스터(2) 및 카운터(4)에 제공한다. 이때, 제1 쉬프트 레지스터(2)에는 입력 직렬 데이터(도 2b 참조)가 저장된다. 제1 쉬프트 레지스터(2)는 도 2c에 도시된 바와 같은 지연된 출력신호를 에지 검출부(8)로 제공한다. 에지 검출부(8)는 제1 쉬프트 레지스터(2)에서 제공되는 신호로부터 시작 비트의 에지(도 2d참조)를 검출하여 윈도우신호 발생부(9) 및 플래그신호 발생부(10)의 셋신호를 만든다. 이에 따라 플래그신호 발생부(10)는 플래그신호(도 2i참조)를 만들어 윈도우신호 발생부(9)에 제공한다. 이 플래그신호가 활성화된 상태에서는 윈도우신호 발생부(9)는 세트신호가 들어와도 윈도우신호(도 2e참조)를 내 보내지 않으며 일단 윈도우신호가 활성화된 상태에서는 플래그신호를 무시한다. 윈도우신호 발생부(9)는 카운터(4)를 구동시키는 신호를 만들어 제공하고, 카운터(4)는 계산된 시스템 클럭의 수를 카운팅하여 디코더(5)로 보낸다(도 2f참조). 디코더(5)는 자체적으로 설정된 값과 카운팅 값이 일치하면 윈도우신호 발생부(9) 및 플래그신호 발생부(10)를 리셋시킨다. 또한, 로직 게이트(11)는 윈도우신호가 활성화된 구간에서 "1"의 입력이 검출될 때 윈도우신호 발생부(9) 및 플래그신호 발생부(10)를 리셋시킨다. 이러한 동작에 의하여 연속적으로 "0"이 설정된 시간 이상의 구간으로 입력될 때 윈도우신호를 만들어 주며 카운터(4) 및 디코더(5)에 의하여 시작 비트가 검출된 이후 일정한 주기로 데이터 검출을 위한 클럭신호를 만들어 출력한다(도 2g참조).

이때, 시작 비트의 전반부에 노이즈가 있을 경우의 비동기 직렬 데이터의 수신장치의 동작은 다음과 같다.

에지 검출부(8)는 제1 쉬프트 레지스터(2)에서 출력되는 입력데이터에 노이즈 내지 시작 비트가 포함된 경우에 매 에지마다 검출신호를 만든다. 그러나, 윈도우신호가 "1"인 구간에서 노이즈에 의해 "1"의 입력이 들어오면 로직 게이트(11)에 의해 윈도우 및 플래그신호 발생부(9, 10)가 리셋되어 윈도우신호가 클리어되고 다시 노이즈의 폴링 에지에서 윈도우신호가 활성화되면 카운터(4)는 다시 초기화된다. 이후, 7.5클럭동안 윈도우신호가 활성화된 후 디코더(5)에 의해 리셋되고 이후에는 플래그신호에 의해 윈도우신호는 계속 디스에이블되어 모든 데이터의 수신이 완료된다. 디코더(5)는 카운터(4)의 후반부에서 래치(7)를 위한 클럭신호를 만들어 노이즈가 없는 구간에서 래치(7)가 동작할 수 있도록 해준다

그러나, 이와 같은 종래의 기술은 그 구현회로가 매우 복잡하고, 회로 자체에서 발생한 노이즈가 시작 비트의 전반부에 있으면, 시작 비트의 검출이 불가능한 단점이 있었다. 따라서, 직렬 데이터 수신장치가 시작시점을 찾지 못하기 때문에 데이터를 수신하지 못한다.

본 발명은 이상에서 설명한 종래 기술의 문제점을 감안하여 안출한 것으로서, 본 발명의 목적은 비동기식의 데이터 전송에서 데이터의 시작 비트의 전반부에 노이즈가 발생하여도 정확한 주기를 찾아내고, 이에 의하여 선로상의 잡음을 제거한 실제 데이터를 정확히 검출할 수 있는 비동기 직렬 데이터의 수신장치를 제공하기 위한 것이다.

이와 같은 목적을 달성하기 위한 본 발명의 일 특징에 따르면, 비동기 직렬 데이터의 수신장치가 입력 데이터를 저장하는 제1 메모리와, 제1 메모리에서 출력되는 데이터를 이용하여 데이터의 시작 비트의 시작을 검출하는 에지 검출부와, 에지 검출부의 검출신호에 따라 입력 데이터의 시작을 나타내는 신호를 만들어내는 윈도우신호 발생부와, 윈도우신호 발생부에서 출력되는 입력 데이터의 시작으로부터 카운팅을 시작하는 카운터와, 카운터의 출력을 자체적으로 미리 설정된 값과 비교하여 윈도우신호 발생부 내지 카운터에 디스에이블 신호를 제공하는 디코더와, 디코더에서 주기적으로 제공되는 클럭신호에 따라 제1 메모리에 저장된 데이터를 저장하는 제2 메모리와, 디코더에서 주기적으로 제공되는 클럭신호에 따라 제2 메모리에 저장된 데이터를 저장하는 제3 메모리로 구성된다.

도 1은 종래의 비동기 직렬 데이터의 수신장치의 블록 구성도.

도 2는 입력 데이터의 시작 비트의 전반부에 노이즈 발생시 도 1에 보인 종래의 비동기 직렬 데이터의 수신장치의 중요부분의 동작을 설명하기 위한 동작 파형도.

도 3은 본 발명에 따른 비동기 직렬 데이터의 수신장치의 블록 구성도.

도 4 내지 5는 입력 데이터의 시작 비트의 전반부에 노이즈 발생하지 않은 정상적인 경우와 노이즈가 발생한 경우 도 3에 보인 비동기 직렬 데이터의 수신장치의 중요부분의 동작을 각각 설명하기 위한 동작 파형도.

도면의 중요부분에 대한 부호의 설명

101, 106, 107 : 레지스터

102 : 에지 검출기

103 : 윈도우신호 발생기

104 : 카운터

105 : 디코더

이하 본 발명의 바람직한 일 실시 예를 첨부된 도면을 참조하여 설명한다.

도 3은 본 발명에 따른 비동기 직렬 데이터 수신장치의 블록 구성도이다.

도 3을 참조하면, 본 발명의 비동기 직렬 데이터 수신장치는 시스템 클럭(301)을 수신하고, 입력 데이터(302)를 저장하는 제1 레지스터(101)와, 제1 레지스터(101)에서 출력되는 데이터를 이용하여 입력 데이터의 시작 비트의 시작을 검출하는 에지 검출부(102)와, 에지 검출부(102)의 검출신호에 따라 입력 데이터의 시작을 나타내는 신호를 만들어내는 윈도우신호 발생부(103)와, 윈도우신호 발생부(103)에서 출력되는 입력 데이터의 시작점으로부터 카운팅을 시작하는 카운터(104)와, 카운터(104)의 출력을 자체적으로 미리 설정된 값과 비교하여 윈도우신호 발생부(103) 내지 카운터(104)에 디스에이블 신호를 제공하는 디코더(105)와, 디코더(105)에서 주기적으로 제공되는 클럭신호에 따라 제1 레지스터(101)에 저장된 데이터를 저장하는 제2 레지스터(106)와, 디코더(105)에서 주기적으로 제공되는 클럭신호에 따라 제2 레지스터(106)에 저장된 데이터를 저장하는 제3 레지스터(107)로 구성된다.

여기서, 제1 레지스터(101)는 먼저 입력된 직렬 데이터가 먼저 출력되는 방식의 레지스터이며, 제2 레지스터(106)는 입력된 직렬 데이터를 병렬 데이터로 출력하는 방식의 레지스터이며, 제3 레지스터(107)는 입력된 병렬 데이터를 병렬 데이터로 출력하는 방식의 레지스터이다.

이하에서, 도 3내지 도 5를 참조하여, 본 발명의 일 실시 예에 따른 비동기 직렬 데이터 수신장치의 동작을 설명한다.

도 3을 참조하면, 도 4a에 도시된 바와 같은 시스템 클럭(301)이 제1 레지스터(101)의 클럭단자(CK)를 통하여 입력되고, 도 4b에 도시된 바와 같은 입력 데이터(302)가 제1 레지스터(101)의 입력단(SI)을 통하여 입력된다.

이때, 입력 데이터(302)는 시스템 클럭(301)에 동기된 후 도 4c에 도시된 바와 같은 제1 레지스터(101)의 지연된 데이터(303)가 에지 검출부(102)로 제공된다. 에지 검출부(102)는 제1 레지스터(101)에서 제공되는 데이터(303)를 수신하여 도 4d 및 4e에 도시된 바와 같은 하강 에지 내지 상승 에지를 검출한다. 이때, 하강 에지를 검출하면 이 하강 에지 검출신호(306)를 윈도우신호 발생부(103)의 리셋단자에 제공한다. 이에 따라, 윈도우신호 발생부(103)는 구동되어 도 4e에 도시된 바와 같은 윈도우신호(307)를 활성화(Active)시킨다. 이와 동시에, 하강 에지 검출신호(306)는 카운터(104)의 리셋단자에 제공되어 카운팅을 시작하게 한다.

이후의 동작은 입력 데이터의 시작 비트의 전반부에 잡음이 없는 경우와 잡음이 있는 경우로 구분하여 설명한다.

먼저, 잡음이 없는 경우에는 도 4g에 도시된 바와 같은 카운터(104)의 카운팅 값이 자체적으로 설정된 값에 이를 때까지 도 4f에 도시된 바와 같은 윈도우신호(307)는 계속 활성화상태로 있다가 카운팅 값이 설정된 값에 도달하면 디코더(105)가 이를 감지하고, 디스에이블신호(311,312)를 윈도우신호 발생부(103) 및 카운터(104)로 각각 제공하여 디스에이블시킨다(도 4j참조).

또한, 디코더(105)는 주기적으로 제1 레지스터(101)에 저장된 직렬 데이터를 제2 레지스터(106)로 이동 및 저장시키기 위한 클럭신호(309)를 만들어내며(도 4h참조), 모든 데이터가 수신되면 카운터(104)를 "0"의 값으로 홀드시키고, 제2 레지스터(106)에 저장중인 데이터를 제3 레지스터(107)로 이동 및 저장시키기 위한 클럭신호(310)를 만들어낸다(도 4i참조).

잡음이 있는 경우에는 도 5g에 도시된 바와 같은 카운터(104)의 카운팅 값이 자체적으로 설정된 값에 이르기 전에 에지 검출부(102)에 의하여 5f에 도시된 바와 같은 윈도우신호(307)가 활성화상태로 있는 구간에서 상승 에지를 검출하게되면 윈도우 발생부(103) 및 카운터(104)을 초기화시키기 위한 리셋신호를 만들어준다. 이어, 다시 잡음에 의한 하강 에지를 만나게 되면 윈도우신호 발생부(103)를 구동시켜 윈도우신호(307)를 활성화시킨다. 이에 따라, 카운터(104)는 카운팅을 시작하게되고, 도 5g에 도시된 바와 같은 카운팅 값이 자체적으로 설정된 값에 도달하면 디코더(105)가 이를 감지하고, 디스에이블신호(311,312)를 윈도우신호 발생부(103) 및 카운터(104)로 각각 제공하여 디스에이블시킨다(도 5j참조).

또한, 디코더(105)는 주기적으로 제1 레지스터(101)에 저장된 직렬 데이터를 제2 레지스터(106)로 이동 및 저장시키기 위한 클럭신호(309)를 만들어내며(도 5h참조), 모든 데이터가 수신되면 카운터(104)를 "0"의 값으로 홀드시키고, 제2 레지스터(106)에 저장중인 데이터를 제3 레지스터(107)로 이동 및 저장시키기 위한 클럭신호를 만들어낸다.

이상의 설명에서와 같은 본 발명의 비동기식 직렬 데이터 수신장치에 의하면, 입력 데이터의 시작 비트의 전반부에 노이즈가 발생하여도 정확한 주기를 찾아내고 이에 의하여 선로상의 노이즈를 제거하여 실제 데이터를 정확히 검출할 수 있는 효과를 제공한다.

Claims (10)

1. 입력 데이터를 저장하는 제1 메모리와,

   상기 제1 메모리에서 출력되는 데이터를 이용하여 상기 데이터의 시작 비트의 시작을 검출하는 에지 검출부와,

   상기 에지 검출부의 검출신호에 따라 입력 데이터의 시작을 나타내는 신호를 만들어내는 윈도우신호 발생부와,

   상기 윈도우신호 발생부에서 출력되는 입력 데이터의 시작으로부터 카운팅을 시작하는 카운터와,

   상기 카운터의 출력을 자체적으로 미리 설정된 값과 비교하여 상기 윈도우신호 발생부 내지 상기 카운터에 디스에이블 신호를 제공하는 디코더와,

   상기 디코더에서 주기적으로 제공되는 클럭신호에 따라 상기 제1 메모리에 저장된 데이터를 저장하는 제2 메모리와,

   상기 디코더에서 주기적으로 제공되는 클럭신호에 따라 상기 제2 메모리에 저장된 데이터를 저장하는 제3 메모리로 구성된 것을 특징으로 하는 데이터 수신장치.
2. 제1항에 있어서, 상기 제1 메모리는 먼저 입력된 직렬 데이터가 먼저 출력되는 방식의 레지스터인 것을 특징으로 하는 데이터 수신장치.
3. 제1항에 있어서, 상기 제2 메모리는 입력된 직렬 데이터를 병렬 데이터로 출력하는 방식의 레지스터인 것을 특징으로 하는 데이터 수신장치.
4. 제1항에 있어서, 상기 제3 메모리는 입력된 병렬 데이터를 병렬 데이터로 출력하는 방식의 레지스터인 것을 특징으로 하는 데이터 수신장치.
5. 제1항에 있어서, 상기 제1 메모리에 저장되는 입력 데이터는 외부에서 제공되는 시스템 클럭에 동기되는 것을 특징으로 하는 데이터 수신장치.
6. 제1항에 있어서, 상기 에지 검출부는 상기 제1 메모리에서 제공되는 데이터에서 상승 에지 내지 하강 에지를 검출하는 것을 특징으로 하는 데이터 수신장치.
7. 제1항에 있어서, 상기 에지 검출부가 하강 에지를 검출하여 상기 윈도우신호 발생부를 리셋시키고, 상기 카운터의 동작을 개시시키는 하강 에지 검출신호를 출력하는 것을 특징으로 하는 데이터 수신장치.
8. 제7항에 있어서, 상기 윈도우신호 발생부가 리셋되면 상기 윈도우신호 발생부에서 출력되는 윈도우신호는 활성화상태로 되는 것을 특징으로 하는 데이터 수신장치.
9. 제1항에 있어서, 상기 디코더는 주기적으로 상기 제1 메모리에 저장된 직렬데이터를 상기 제2 메모리로 이동시키기 위한 제1 클럭신호를 만들어내는 것을 특징으로 하는 데이터 수신장치.
10. 제1항에 있어서, 상기 디코더는 모든 데이터가 수신된 것으로 판단되면, 사기 카운터를 "0"의 값으로 홀딩시키고 상기 제2 메모리에 저장중인 데이터를 상기 제3 메모리로 이동시키기 위한 제2 클럭신호를 만들어내는 것을 특징으로 하는 데이터 수신장치.