JPH0420296B2 - - Google Patents
Info
- Publication number
- JPH0420296B2 JPH0420296B2 JP59001178A JP117884A JPH0420296B2 JP H0420296 B2 JPH0420296 B2 JP H0420296B2 JP 59001178 A JP59001178 A JP 59001178A JP 117884 A JP117884 A JP 117884A JP H0420296 B2 JPH0420296 B2 JP H0420296B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- output
- counting
- trigger pulse
- pulses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 5
- 238000005309 stochastic process Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は誤り計数装置に関し、特に誤りパルス
を計数することにより誤り率を判定する誤り計数
回路に関する。
を計数することにより誤り率を判定する誤り計数
回路に関する。
（従来技術）
誤り率を判定する誤り計数方式として、一定時
間Ｔの間にＫ個以上の誤りパルスを計数し、この
状態がＮ回連続した場合により誤り警報信号を送
出する方式が従来から採用されている。ここで、
Ｔ、Ｋ、Ｎなどの値は、伝送路における誤りがあ
る確率過程、例えばポアソン過程に従うものとし
て、判定すべき誤り率に対して、それぞれ導びか
れている。なお、上記方式においてはＴ、Ｋ、Ｎ
などの値を決定する必要があるが、この計算法に
ついての説明は省略する。
間Ｔの間にＫ個以上の誤りパルスを計数し、この
状態がＮ回連続した場合により誤り警報信号を送
出する方式が従来から採用されている。ここで、
Ｔ、Ｋ、Ｎなどの値は、伝送路における誤りがあ
る確率過程、例えばポアソン過程に従うものとし
て、判定すべき誤り率に対して、それぞれ導びか
れている。なお、上記方式においてはＴ、Ｋ、Ｎ
などの値を決定する必要があるが、この計算法に
ついての説明は省略する。
第１図は、従来の誤り計数装置を示すブロツク
図である。第１図において、１はトリガパルス発
生手段、２は計数手段、３は記憶手段である。
図である。第１図において、１はトリガパルス発
生手段、２は計数手段、３は記憶手段である。
第１図においてトリガパルス発生手段１は、例
えば一定周期Ｔを送出している発振回路１１と、
遅延回路１２と、遅延回路１２の出力を反転させ
るためのインバータ１３と、発振回路１１および
インバータ１３の出力の論理積を得るための
ANDゲート回路１４とから構成され、一定周期
Ｔのトリガパルスを送出する。計数手段２は上記
トリガパルスの一定周期Ｔ内に信号線２０１を介
して入力される誤りパルスを計数し、上記確率過
程により決定されたＫ個以上の誤りパルスを計数
した場合には、計数手段２の出力状態が変化す
る。一定周期Ｔの上記トリガパルスによつて出力
状態が消去されるまで、上記の出力状態が保持さ
れている。記憶手段３は上記確率過程により定め
られたＮ個の記憶部を有し、記憶内容によつて誤
り警報信号が送出される。例えば、第１図に示し
たように記憶手段３はシフトレジスタ回路３１，
３２，３３および各段の出力の論理積を出力する
ためのANDゲート回路３４によつて構成されて
いる。計数手段２の出力状態がトリガパルス発生
手段１から送出されるトリガパルスにより消去さ
れる直前に、上記トリガパルスにより上記出力状
態がシフトインして記憶手段３に記憶される。な
お、第１図はＮが３の場合の誤り計数装置の構成
例を示したブロツク図である。計数手段２がＫ個
以上の誤りパルスを計数し、出力が変化した状態
がＮ回連続した場合、すなわち、第１図において
３回連続して誤りパルスをＫ個以上計数したとき
には、ANDゲート回路３４より誤り警報信号が
送出される。記憶手段３はＮ段のシフトレジスタ
回路より成立つため、突発的な誤りによる誤り警
報信号の送出を防止できる。しかし、誤り警報信
号の送出に際しては、トリガパルス発生手段１よ
り送出されるトリガパルスの周期ＴのＮ倍の時間
が必要であるため、検出可能な最小誤り率が小さ
くなるに従つて、上記トリガパルスの周期Ｔは長
くなり、誤り警報信号の送出には長い時間を要す
る。
えば一定周期Ｔを送出している発振回路１１と、
遅延回路１２と、遅延回路１２の出力を反転させ
るためのインバータ１３と、発振回路１１および
インバータ１３の出力の論理積を得るための
ANDゲート回路１４とから構成され、一定周期
Ｔのトリガパルスを送出する。計数手段２は上記
トリガパルスの一定周期Ｔ内に信号線２０１を介
して入力される誤りパルスを計数し、上記確率過
程により決定されたＫ個以上の誤りパルスを計数
した場合には、計数手段２の出力状態が変化す
る。一定周期Ｔの上記トリガパルスによつて出力
状態が消去されるまで、上記の出力状態が保持さ
れている。記憶手段３は上記確率過程により定め
られたＮ個の記憶部を有し、記憶内容によつて誤
り警報信号が送出される。例えば、第１図に示し
たように記憶手段３はシフトレジスタ回路３１，
３２，３３および各段の出力の論理積を出力する
ためのANDゲート回路３４によつて構成されて
いる。計数手段２の出力状態がトリガパルス発生
手段１から送出されるトリガパルスにより消去さ
れる直前に、上記トリガパルスにより上記出力状
態がシフトインして記憶手段３に記憶される。な
お、第１図はＮが３の場合の誤り計数装置の構成
例を示したブロツク図である。計数手段２がＫ個
以上の誤りパルスを計数し、出力が変化した状態
がＮ回連続した場合、すなわち、第１図において
３回連続して誤りパルスをＫ個以上計数したとき
には、ANDゲート回路３４より誤り警報信号が
送出される。記憶手段３はＮ段のシフトレジスタ
回路より成立つため、突発的な誤りによる誤り警
報信号の送出を防止できる。しかし、誤り警報信
号の送出に際しては、トリガパルス発生手段１よ
り送出されるトリガパルスの周期ＴのＮ倍の時間
が必要であるため、検出可能な最小誤り率が小さ
くなるに従つて、上記トリガパルスの周期Ｔは長
くなり、誤り警報信号の送出には長い時間を要す
る。
上記方式においては、検出可能な最小誤り率に
比較して十分大きい誤り率の状態の誤りパルスが
入力された場合であつても、誤り警報信号の送出
には検出可能な最小誤り率に対応した時間を与え
るトリガパルスの周期ＴのＮ倍の時間を要すると
いう欠点があつた。
比較して十分大きい誤り率の状態の誤りパルスが
入力された場合であつても、誤り警報信号の送出
には検出可能な最小誤り率に対応した時間を与え
るトリガパルスの周期ＴのＮ倍の時間を要すると
いう欠点があつた。
（発明の目的）
本発明の目的は、伝送路における誤りパルスを
計数するため、異なつた周期の２種類のトリガパ
ルスのうち、短い周期の第１のトリガパルスの一
周期内に入力される誤りパルスの数を一定数だけ
検出した後で第１の出力パルスを送出し、長い周
期の第２のトリガパルスの一周期内に送出される
上記第１の出力パルスを一定数だけ検出して第２
の出力パルスを出力し、その出力状態を一時記憶
することにより上記欠点を除去し、検出可能な最
小の誤り率に比較して十分大きい誤り率の状態の
誤りパルスが入力された場合には短時間に誤り警
報信号を送出できるように構成した誤り計数装置
を提供することにある。
計数するため、異なつた周期の２種類のトリガパ
ルスのうち、短い周期の第１のトリガパルスの一
周期内に入力される誤りパルスの数を一定数だけ
検出した後で第１の出力パルスを送出し、長い周
期の第２のトリガパルスの一周期内に送出される
上記第１の出力パルスを一定数だけ検出して第２
の出力パルスを出力し、その出力状態を一時記憶
することにより上記欠点を除去し、検出可能な最
小の誤り率に比較して十分大きい誤り率の状態の
誤りパルスが入力された場合には短時間に誤り警
報信号を送出できるように構成した誤り計数装置
を提供することにある。
（発明の構成）
本発明による誤り計数装置はトリガパルス発生
手段と、第１および第２の計数手段と、一時記憶
手段とを具備し、伝送路における誤りパルスを計
数することができるように構成したものである。
手段と、第１および第２の計数手段と、一時記憶
手段とを具備し、伝送路における誤りパルスを計
数することができるように構成したものである。
トリガパルス発生手段は、短い周期の第１のト
リガパルスおよび長い周期の第２のトリガパルス
を発生するためのものである。
リガパルスおよび長い周期の第２のトリガパルス
を発生するためのものである。
第１の計数手段は、短い周期の第１のトリガパ
ルスの一周期内に入力される誤りパルスを一定数
だけ検出した後に、第１の出力パルスを送出する
ためのものである。
ルスの一周期内に入力される誤りパルスを一定数
だけ検出した後に、第１の出力パルスを送出する
ためのものである。
第２の計数手段は、第２のトリガパルスの一周
期内に第１の計数手段より送出される出力パルス
の数を一定数だけ検出して第２の出力パルスを出
力するためのものである。
期内に第１の計数手段より送出される出力パルス
の数を一定数だけ検出して第２の出力パルスを出
力するためのものである。
記憶手段は、第２の計数手段の第２の出力パル
スの出力状態を一時記憶するためのものである。
スの出力状態を一時記憶するためのものである。
（実施例）
次に、本発明について図面を参照して詳細に説
明する。
明する。
第２図は、本発明による誤り計数装置の一実施
例を示すブロツク図である。第２図において、本
発明による誤り計数装置の一実施例はトリガパル
ス発生手段５と、第１および第２の計数手段６，
７と、記憶手段８とから成立つ。
例を示すブロツク図である。第２図において、本
発明による誤り計数装置の一実施例はトリガパル
ス発生手段５と、第１および第２の計数手段６，
７と、記憶手段８とから成立つ。
本実施例では、トリガパルス発生手段５は発振
回路５１と、発振回路５１の出力信号を公周する
ための分周回路５２と、分周回路５２に比較して
低周波数を出力するための分周回路５３と、第１
および第２の遅延回路５４，５５と、第１および
第２の遅延回路５４，５５の出力を反転するため
の第１および第２のインバータ５６，５７と、第
１および第２のインバータ５６，５７の出力に対
してそれぞれ第１および第２の分周回路５２，５
３の論理積を出力するための第１および第２の
ANDゲート回路５８，５９とを備えて成立つも
のである。第１の計数手段６は第１のANDゲー
ト回路５８から出力されたトリガパルスの１周期
内に信号線６０１より入力される誤りパルスを計
数し、一定数以上にわたつて計数すると第１の出
力パルスを送出する。第２の計数手段７は第２の
ANDゲート回路５９から出力されたトリガパル
スの１周期内に第１の計数手段６より出力される
第１の出力パルスを入力して計数し、一定数以上
にわたつて計数すると、第２の出力パルスを送出
して出力状態が変化する。記憶手段８は第２の計
数手段７の出力状態を第２のANDゲート回路５
９から出力されるトリカパルスにより一時記憶す
るためのフリツプフロツプ回路８１と、フリツプ
フロツプ回路８１の出力と第２の計数手段７の出
力との論理和を出力するためのORゲート回路８
２とを備えたものである。本実施例における第１
の計数手段６は一定時間T1内にK1個以上の誤り
パルスを計数するとサブアラームパルスを送出す
る。第２の計数手段７では、一定時間T2内にK2
個以上のサブアラームパルスを計数すると出力状
態が変化し、これによつて、T1、T2、K1、K2は
以下のようにして決定される。斯くして、検出可
能な最小誤り率に対して、その伝送路において仮
定した確率過程より一定時間T1の間にK1個以上
の誤りパルスを計数する確率、すなわちサブアラ
ームパルスの発生確率が求められる。検出可能な
最小誤り率が検出できるためには、時間T2の間
にK2個以上のサブアラームパルスを計数する確
率が十分大きくなるようにT2、K2の値を選ぶ必
要がある。ここで、T2、T1、K2はT2＞K2T1の
関係を満足させるものである。したがつて、検出
可能な最小誤り率に比較して十分大きい誤り率の
状態に変化したときには、サブアラームの発生確
率が大きくなるため、T2より短時間でK2個以上
のサブアラームパルスを計数して警報信号を送出
することができる。なお、その具体例について
は、後で従来例との対比において詳しく説明す
る。
回路５１と、発振回路５１の出力信号を公周する
ための分周回路５２と、分周回路５２に比較して
低周波数を出力するための分周回路５３と、第１
および第２の遅延回路５４，５５と、第１および
第２の遅延回路５４，５５の出力を反転するため
の第１および第２のインバータ５６，５７と、第
１および第２のインバータ５６，５７の出力に対
してそれぞれ第１および第２の分周回路５２，５
３の論理積を出力するための第１および第２の
ANDゲート回路５８，５９とを備えて成立つも
のである。第１の計数手段６は第１のANDゲー
ト回路５８から出力されたトリガパルスの１周期
内に信号線６０１より入力される誤りパルスを計
数し、一定数以上にわたつて計数すると第１の出
力パルスを送出する。第２の計数手段７は第２の
ANDゲート回路５９から出力されたトリガパル
スの１周期内に第１の計数手段６より出力される
第１の出力パルスを入力して計数し、一定数以上
にわたつて計数すると、第２の出力パルスを送出
して出力状態が変化する。記憶手段８は第２の計
数手段７の出力状態を第２のANDゲート回路５
９から出力されるトリカパルスにより一時記憶す
るためのフリツプフロツプ回路８１と、フリツプ
フロツプ回路８１の出力と第２の計数手段７の出
力との論理和を出力するためのORゲート回路８
２とを備えたものである。本実施例における第１
の計数手段６は一定時間T1内にK1個以上の誤り
パルスを計数するとサブアラームパルスを送出す
る。第２の計数手段７では、一定時間T2内にK2
個以上のサブアラームパルスを計数すると出力状
態が変化し、これによつて、T1、T2、K1、K2は
以下のようにして決定される。斯くして、検出可
能な最小誤り率に対して、その伝送路において仮
定した確率過程より一定時間T1の間にK1個以上
の誤りパルスを計数する確率、すなわちサブアラ
ームパルスの発生確率が求められる。検出可能な
最小誤り率が検出できるためには、時間T2の間
にK2個以上のサブアラームパルスを計数する確
率が十分大きくなるようにT2、K2の値を選ぶ必
要がある。ここで、T2、T1、K2はT2＞K2T1の
関係を満足させるものである。したがつて、検出
可能な最小誤り率に比較して十分大きい誤り率の
状態に変化したときには、サブアラームの発生確
率が大きくなるため、T2より短時間でK2個以上
のサブアラームパルスを計数して警報信号を送出
することができる。なお、その具体例について
は、後で従来例との対比において詳しく説明す
る。
次に、第２図に示す誤り計数装置の動作につい
て説明する。いま、第１および第２の分周回路５
２，５３の出力信号線５０１，５０２上の信号波
形をそれぞれ第３図ａ，ｂとすると、第１および
第２のインバータ５６，５７の出力信号線５０
３，５０４上の信号波形は第３図ｃ，ｄに示すよ
うになり、第１および第２のANDゲート回路５
８，５９の出力信号線５０５，５０６上の信号波
形は第３図ｅ，ｆに示すような周波数の異なるト
リガパルスとなる。第１の計数手段６は、第１の
ANDゲート回路５８より出力されるトリガパル
スの一定周期ｔ内に誤りパルスを一定数以上にわ
たつて計数している。そのとき、第１の計数手段
６の出力信号線６０２上の信号波形は第３図ｇに
示すようになる。第２の計数手段７は、第２の
ANDゲート回路５９より出力されるトリガパル
スの一定周期Ｔ内に信号線６０２上のサブアラー
ムパルスを計数し、一定数以上にわたつて計数す
ると第３図ｈに示すように、第２の計数手段７の
出力信号線７０１上の信号波形は変化する。出力
信号線７０１上の信号波形は記憶手段８を介し、
ORゲート回路８２から誤り警報信号として送出
される。第２のANDゲート回路５９の出力信号
線５０６上のトリガパルスにより、第２の計数手
段７の出力状態をフリツプフロツプ回路８１に記
憶し、第２の計数手段７の出力の消去による誤り
警報信号線８０２上の信号の断絶を防止してい
る。第３図ｉに第２の計数手段８の出力信号線８
０１上の信号波形を示し、第３図ｊに誤り警報信
号であるORゲート回路８２の出力信号線８０２
上の信号波形を示す。
て説明する。いま、第１および第２の分周回路５
２，５３の出力信号線５０１，５０２上の信号波
形をそれぞれ第３図ａ，ｂとすると、第１および
第２のインバータ５６，５７の出力信号線５０
３，５０４上の信号波形は第３図ｃ，ｄに示すよ
うになり、第１および第２のANDゲート回路５
８，５９の出力信号線５０５，５０６上の信号波
形は第３図ｅ，ｆに示すような周波数の異なるト
リガパルスとなる。第１の計数手段６は、第１の
ANDゲート回路５８より出力されるトリガパル
スの一定周期ｔ内に誤りパルスを一定数以上にわ
たつて計数している。そのとき、第１の計数手段
６の出力信号線６０２上の信号波形は第３図ｇに
示すようになる。第２の計数手段７は、第２の
ANDゲート回路５９より出力されるトリガパル
スの一定周期Ｔ内に信号線６０２上のサブアラー
ムパルスを計数し、一定数以上にわたつて計数す
ると第３図ｈに示すように、第２の計数手段７の
出力信号線７０１上の信号波形は変化する。出力
信号線７０１上の信号波形は記憶手段８を介し、
ORゲート回路８２から誤り警報信号として送出
される。第２のANDゲート回路５９の出力信号
線５０６上のトリガパルスにより、第２の計数手
段７の出力状態をフリツプフロツプ回路８１に記
憶し、第２の計数手段７の出力の消去による誤り
警報信号線８０２上の信号の断絶を防止してい
る。第３図ｉに第２の計数手段８の出力信号線８
０１上の信号波形を示し、第３図ｊに誤り警報信
号であるORゲート回路８２の出力信号線８０２
上の信号波形を示す。
第４図は、第２図の誤り計数装置と従来例の装
置の動作のそれぞれの一例を対比して示すタイミ
ングチヤートである。
置の動作のそれぞれの一例を対比して示すタイミ
ングチヤートである。
第４図において、ｅ，ｆ，ｇ，ｊはそれぞれ第
２図の同符号のタイミングチヤートに対応する。
２図の同符号のタイミングチヤートに対応する。
f1は、ｅの波形に対し、検出可能な最小の誤り
率を高くするために、一定時間T2の間隔を仮に
３倍に拡大したものである。この場合ｇの波形と
同一のサブアラームを第２の計数手段７が計数す
るとK2（ここでは３個）の値は変えていないの
で、誤り警報信号の波形はj1は示す波形となる。
波形ｊとj1は全く同じであり、警報信号発出のタ
イミングに差のないことが判る。
率を高くするために、一定時間T2の間隔を仮に
３倍に拡大したものである。この場合ｇの波形と
同一のサブアラームを第２の計数手段７が計数す
るとK2（ここでは３個）の値は変えていないの
で、誤り警報信号の波形はj1は示す波形となる。
波形ｊとj1は全く同じであり、警報信号発出のタ
イミングに差のないことが判る。
k1は、従来例において、仮りにトリガパルス発
生手段１によつて送出される一定周期Ｔのトリガ
パルスが波形ｅと同じであり、計数手段２がＫ個
以上の誤りパルスを計数して出力する波形がｇと
同じであるとした場合の記憶手段３の出力波形を
示している。この場合は、計数手段２がＫ個以上
の誤りパルスを計数し出力が変化した状態が３回
連続したとき、シフトレジスタのANDゲート回
路の各入力がトリガ発生手段１からのトリガパル
スのタイミングによつて揃つてはじめて誤り警報
信号が送出される。したがつて、ほぼ同等条件で
ある本実施例の場合に比べ誤り警報発出のタイミ
ングはt1秒だけ遅くなる。
生手段１によつて送出される一定周期Ｔのトリガ
パルスが波形ｅと同じであり、計数手段２がＫ個
以上の誤りパルスを計数して出力する波形がｇと
同じであるとした場合の記憶手段３の出力波形を
示している。この場合は、計数手段２がＫ個以上
の誤りパルスを計数し出力が変化した状態が３回
連続したとき、シフトレジスタのANDゲート回
路の各入力がトリガ発生手段１からのトリガパル
スのタイミングによつて揃つてはじめて誤り警報
信号が送出される。したがつて、ほぼ同等条件で
ある本実施例の場合に比べ誤り警報発出のタイミ
ングはt1秒だけ遅くなる。
e2は、従来の装置において仮に検出可能な最小
の誤り率を高くするためにトリガ発生手段１から
送出されるトリガパルスの一定周期Ｔを３倍に拡
大した波形を示している。g2は、e2の波形のトリ
ガパルスに対し、本実施例のサブアラームの波形
がｇになるような入力信号と同等の信号を入力し
たときに計数手段２から出力する波形を示してい
る。
の誤り率を高くするためにトリガ発生手段１から
送出されるトリガパルスの一定周期Ｔを３倍に拡
大した波形を示している。g2は、e2の波形のトリ
ガパルスに対し、本実施例のサブアラームの波形
がｇになるような入力信号と同等の信号を入力し
たときに計数手段２から出力する波形を示してい
る。
j2は、g2の波形に対し、e2の周期内でＫ個以上
の誤りパルスを計数し出力が変化した状態が３回
連続したために記憶手段３から出力される誤り警
報信号の波形である。j2とj1の波形を比べてみる
と、周期Ｔを３倍に拡大した場合の従来例の誤り
警報発出のタイミグは、本実施例の同様条件の場
合に比べt2秒だけ遅くなる。この遅れは検出可能
な最小誤り率に比較して十分大きい誤り率の状態
に変化する程大きくなる。これは本実施例の場
合、サブアラームの発生確率が大きくなることに
よつてK2個以上のサブアラームパルスを短時間
で計数し警報信号を送出するのに対し、従来例で
は一定時間Ｔの間にＫ個以上の誤りパルスを計上
することがＮ回連続しなくては警報信号が送出さ
れないから、警報送出にいつでもNT秒を要する
からである。
の誤りパルスを計数し出力が変化した状態が３回
連続したために記憶手段３から出力される誤り警
報信号の波形である。j2とj1の波形を比べてみる
と、周期Ｔを３倍に拡大した場合の従来例の誤り
警報発出のタイミグは、本実施例の同様条件の場
合に比べt2秒だけ遅くなる。この遅れは検出可能
な最小誤り率に比較して十分大きい誤り率の状態
に変化する程大きくなる。これは本実施例の場
合、サブアラームの発生確率が大きくなることに
よつてK2個以上のサブアラームパルスを短時間
で計数し警報信号を送出するのに対し、従来例で
は一定時間Ｔの間にＫ個以上の誤りパルスを計上
することがＮ回連続しなくては警報信号が送出さ
れないから、警報送出にいつでもNT秒を要する
からである。
したがつて、本実施例によれば検出可能な最小
誤り率を小さくして、誤り率の低いレベルの誤り
パルスを高い確率で検出し、しかも高いレベルの
誤り率の誤りパルスに対しては、いち早く誤り警
報を出してす早く対処することができる装置の提
供が可能となる。
誤り率を小さくして、誤り率の低いレベルの誤り
パルスを高い確率で検出し、しかも高いレベルの
誤り率の誤りパルスに対しては、いち早く誤り警
報を出してす早く対処することができる装置の提
供が可能となる。
なお、一般に、誤り計数装置では検出誤り率は
唯一ではなく、複数の異なる誤り率に設定可能と
する場合が多い。そのために変化させるパラメー
タは、回路構成を簡単にするためには一つとする
必要がある。このパラメータの変化は従来技術で
は本願明細書中に記載の一定時間Ｔを、本願発明
ではサブアラームカウント時間K2を変化させて
いる。そしてこのパラメータを変化させて検出可
能な最小誤り率を小さくする程、従来技術に比べ
て短時間で警報を発出することができる。
唯一ではなく、複数の異なる誤り率に設定可能と
する場合が多い。そのために変化させるパラメー
タは、回路構成を簡単にするためには一つとする
必要がある。このパラメータの変化は従来技術で
は本願明細書中に記載の一定時間Ｔを、本願発明
ではサブアラームカウント時間K2を変化させて
いる。そしてこのパラメータを変化させて検出可
能な最小誤り率を小さくする程、従来技術に比べ
て短時間で警報を発出することができる。
（発明の効果）
本発明は以上説明したように、誤りパルスを一
定数以上にわたつて計数することによりサブアラ
ームパルスを送出し、そのサブアラームパルスを
一定数以上にわたつて計数することによつて誤り
警報信号を送出できるように構成することによ
り、検出可能な最小の誤り率に比較して十分大き
い誤り率の状態に変化したときには誤り警報信号
を短時間で送出できると云う効果がある。
定数以上にわたつて計数することによりサブアラ
ームパルスを送出し、そのサブアラームパルスを
一定数以上にわたつて計数することによつて誤り
警報信号を送出できるように構成することによ
り、検出可能な最小の誤り率に比較して十分大き
い誤り率の状態に変化したときには誤り警報信号
を短時間で送出できると云う効果がある。
第１図は、従来技術による誤り計数装置のブロ
ツク構成の一例を示す図である。第２図は本発明
による誤り計数装置の一実施例を示すブロツク図
である。第３図は、第２図に示す誤り計数装置の
動作の一例を示すタイミングチヤートである。第
４図は、第２図の誤り計数装置と従来例の装置の
動作のそれぞれの一例を対比して示すタイミング
チヤートである。 １，５……トリガパルス発生手段、２，６，７
……計数手段、３，８……記憶手段、１１，５１
……発振回路、１２，５４，５５……遅延回路、
１３，５６，５７……インバータ、１４，３４，
５８，５９……ANDゲート回路、３１，３２，
３３，８１……フリツプフロツプ回路、８２……
ORゲート回路、５２，５３……分周回路、５０
１〜５０６，６０１，６０２，７０１，８０１，
８０２……信号線。
ツク構成の一例を示す図である。第２図は本発明
による誤り計数装置の一実施例を示すブロツク図
である。第３図は、第２図に示す誤り計数装置の
動作の一例を示すタイミングチヤートである。第
４図は、第２図の誤り計数装置と従来例の装置の
動作のそれぞれの一例を対比して示すタイミング
チヤートである。 １，５……トリガパルス発生手段、２，６，７
……計数手段、３，８……記憶手段、１１，５１
……発振回路、１２，５４，５５……遅延回路、
１３，５６，５７……インバータ、１４，３４，
５８，５９……ANDゲート回路、３１，３２，
３３，８１……フリツプフロツプ回路、８２……
ORゲート回路、５２，５３……分周回路、５０
１〜５０６，６０１，６０２，７０１，８０１，
８０２……信号線。
Claims (1)
- １ 短い周期の第１のトリガパルスおよび長い周
期の第２のトリガパルスを発生するためのトリガ
パルス発生手段と、前記短い周期の第１のトリガ
パルスの一周期内に入力される誤りパルスを一定
数だけ検出した後に第１の出力パルスを送出する
ための第１の計数手段と、前記第２のトリガパル
スの一周期内に前記第１の計数手段より送出され
る前記第１の出力パルスの数を一定数だけ検出し
て第２の出力パルスを出力するための第２の計数
手段と、前記第２の計数手段の第２の出力パルス
の出力状態を一時記憶するための記憶手段とを具
備し、伝送路における誤りパルスを計数すること
ができるように構成したことを特徴とする誤り計
数装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59001178A JPS60144040A (ja) | 1984-01-06 | 1984-01-06 | 誤り計数装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59001178A JPS60144040A (ja) | 1984-01-06 | 1984-01-06 | 誤り計数装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60144040A JPS60144040A (ja) | 1985-07-30 |
| JPH0420296B2 true JPH0420296B2 (ja) | 1992-04-02 |
Family
ID=11494185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59001178A Granted JPS60144040A (ja) | 1984-01-06 | 1984-01-06 | 誤り計数装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60144040A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008087821A1 (ja) | 2007-01-15 | 2008-07-24 | Nec Corporation | 回線品質監視の方法およびその回路 |
| JP2014220576A (ja) * | 2013-05-01 | 2014-11-20 | 富士通株式会社 | 情報処理装置、情報処理装置の制御プログラムおよび情報処理装置の制御方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5844541A (ja) * | 1981-09-10 | 1983-03-15 | Fujitsu Ltd | 符号誤り判定回路 |
-
1984
- 1984-01-06 JP JP59001178A patent/JPS60144040A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5844541A (ja) * | 1981-09-10 | 1983-03-15 | Fujitsu Ltd | 符号誤り判定回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60144040A (ja) | 1985-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4099668A (en) | Monitoring circuit | |
| US3247491A (en) | Synchronizing pulse generator | |
| US4385383A (en) | Error rate detector | |
| US4229824A (en) | Method and apparatus for synchronizing electrical signals | |
| JPH0420296B2 (ja) | ||
| EP0673121B1 (en) | Phase lock detector | |
| US6246261B1 (en) | Circuit for detecting the disappearing of a periodic signal | |
| US4203030A (en) | Method and structure for detecting recycling of polynomial counters | |
| JP2000009809A (ja) | 誤設定検出機能を具備したｉｃ試験装置 | |
| JP2724781B2 (ja) | 誤り率検出回路 | |
| JPS60169222A (ja) | 誤り計数回路 | |
| US4606057A (en) | Arrangement for checking the counting function of counters | |
| JP3063291B2 (ja) | 回線監視回路 | |
| JPS6255110B2 (ja) | ||
| SU1129723A1 (ru) | Устройство дл формировани импульсных последовательностей | |
| JPH0425740B2 (ja) | ||
| JPS606143B2 (ja) | 入力デ−タ状変検出回路 | |
| SU1092738A1 (ru) | Устройство дл автоматического вы влени ошибок дискретного канала св зи | |
| US5483648A (en) | Circuit for determining the arrival times of control signals supplied to microprocessors | |
| JPH04604Y2 (ja) | ||
| SU1347032A1 (ru) | Способ измерени отклонений частоты от номинального значени и устройство дл его осуществлени | |
| SU1363214A1 (ru) | Устройство дл формировани остатка по произвольному модулю от числа | |
| JPS62188442A (ja) | 計数回路 | |
| SU1119054A1 (ru) | Устройство дл многоканального контрол | |
| JPH07250101A (ja) | エラスティックストア回路 |