SU1119054A1 - Устройство дл многоканального контрол - Google Patents

Устройство дл многоканального контрол Download PDF

Info

Publication number
SU1119054A1
SU1119054A1 SU833608741A SU3608741A SU1119054A1 SU 1119054 A1 SU1119054 A1 SU 1119054A1 SU 833608741 A SU833608741 A SU 833608741A SU 3608741 A SU3608741 A SU 3608741A SU 1119054 A1 SU1119054 A1 SU 1119054A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
register
frequency
code
Prior art date
Application number
SU833608741A
Other languages
English (en)
Inventor
Юрий Иванович Васильев
Валерий Николаевич Козлов
Original Assignee
Предприятие П/Я А-7354
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-7354 filed Critical Предприятие П/Я А-7354
Priority to SU833608741A priority Critical patent/SU1119054A1/ru
Application granted granted Critical
Publication of SU1119054A1 publication Critical patent/SU1119054A1/ru

Links

Landscapes

  • Testing Or Calibration Of Command Recording Devices (AREA)

Abstract

УСТРОЙСТВО ДЛЯ МНОГОКАНАЛЬНОГО КОНТРОЛЯ, содержащее коммутатор, первый вход которого  вл етс  информационным входом устройства, выход коммутатора подключен через преобразователь частота-код. к первому входу первого блока пам ти и первому входу блока q aвнetlи , блок управлени  записью, первый выход которого подключен к второму входу первого блока пам ти, генератор тактовых импульсов, отличающеес  тем, что, с целью повышени  точности контрол , в него введены второй блок пам ти, сумматор , задатчик уставки, триггеры, счетчик, : регистр, элемент ИЛИ, выход первого блока Пам ти подключен к первому входу второго мока пам ти, выход которого подключен к первому входу сумматора, второй вход коiTOporo подключен к выходу задатчика уставки , выход сумматора подключен к второму входу блока сравнени , выход которого подключен к первому входу первого триггера , выход Которого подключен к первому входу элемента ИЛИ и  вл етс  выходом устройства, выход элемента ИЛИ подключен к первому входу блока управлени  записью, второй выход которого подключен к второму входу второго блока пам ти, первый выход генератора тактовых импульсов подключен к второму входу коммутатора, второму входу преобразовател  частота -код и первому входу счетчика, выход которого подключен к второму входу элемента ИЛИ, второй выход генератора тактовых импульсов подключен к первому входу регистра, первый выход которого подключен к третьему входу блока сравнени , второй и третий выходы регистра подключены соответственно к второму и третьему входам блока управлени  записью, четвертый выход регистра подключен к первому входу второго триггера, выход которого подключен к второму входу счетчика и четвертому входу блока управлени  записью, второй выход преобразовател  частота-код подключен к второму входу регистра, вторые входы первого и второго триггеров объединены и  вл ютс  СО управл ющим входом устройства. о ел 4

Description

0аг 1 Изобретение относитс  к тёлемехайике и может выполн ть функции многоточечного контрол  датчиков, коррел ционно св занных непрерывной функцией). Известно устройство дл  многокаиальиого контрол , содержащее последователь .но соединенные тактовый генератор, комму татор. преобразователь частота-код, компаратор , триггер сигнализации, причем второй вход коммутатора соединен с выходом датчиков, а второй вход компаратора соединен с выходом кодового задатчика {. Недостатком этого устройства  вл етс  низка  разрешающа  способность, обусловт ленна  реализацией в нем порогового контрол  частоты сигналов датчиков относительно посто нно заданного порогового значени  частоты, которое выбираетс  ниже допустимых флюктуации частоты любого из контролируемых датчиков. Это приводит к тому, что при номинальной частоте сигналов датчиков снижение частоты аномального датчика до порогового значени  частоты происходит длительно, определ етс  инерционностью оборудовани , что и определ ет низкую разрешающук) способность контрол . Наиболее близким к предлагаемому yctройству по технической сущности  вл етс  устройство дл  многоканального контрол , которое содержит генератор тактовых импульсов , выход которого подключен к входу распределител , первый выход которого через коммутатор подключен к первому входу анализатора, первый выход которого гюдключен к первому входу блока пам ти и первому входу первого блока управлени , выход блока пам ти подключен к второму входу первого блока сравнени , выход которого подключен к первому входу второго блока сравнени , первый выход которого подключен через блок записи информации к второму входу блока пам ти, второй выход анализатора подключен к пераому входу блока выдачи сигнала об отклонении частоты, второй выход распределител  подключен к первому входу блока контрол , первый выход которого подключен н второчу входу второго блока сравнени , второй вы ход которого подключен к второму входу анализатора, второй к третий выходы блока контрол  подключены соответственно к второму входу блока выдачи сигнала об отклонении частоты и третьему входу анализатора . Это устройство реализует дифференциальный контроль частоты сигналов соседних датчиков относительно друг друга, т.е. сигнал нарушени  формируетс , если частота контролируемого датчика меньше частоты предыдущего (опорного) датчика на величину посто нно заданной уставки. При флуктуации частоты одновременно всех датчиков разность между соседними датчиками не возникает, поэтому значение уставки можно дсЛЯть много меньше, чем у изчестного { устройства (2). Недостаток устройства заключаетс  g том, что в случае воздействи  локальиы}( йозмущений, действующих на группу коррел ционно св занных датчиков, может наблюдатьс  значительное уменьшение частоты в группе датчиков по абсолютному значению, при этом остаетс  незначительна  разница частот между соседними датчиками. Цель изобретени  - повышение точности контрол  за счет сравнени  частоты контролируемого датчика с частотой не соседнего , а далеко отсто щего от контролируемог ,о опорного датчика, выбранного из числа ранее проконтролированных датчиков. Поставленна  цель достигаетс  тем, чтб в устройство, содержащее коммутатор, первый вход которого  вл етс  информационным входом устройства, выход коммутатора подключен через преобразователь частотакод к первому входу первого блока пам ти и первому входу блока сравнени , блок управлени  записью, первый выход которого подключен к второму входу первого блока пам ти, генератор тактовых импульсов, введены второй блок пам ти, сумматор, задатчик уставки, триггеры, счетчик, регистр, элемент ИЛИ, вь1ход блока пам ти подключен к первому входу второго блока пам ти, выход которого подключен к первому входу сумматора, второй вход которого подключен к выходу задатчика уставки, выход сумматора подключен к второму входу блока сравнени , выход которого подключен к первому входуinepBoro триггера, выход которого подключен к первому входу элемента ИЛИ и  вл етс  выходом устройства, выход элемента ИЛИ подключен к первому входу блока управлени  записью, второй выход которого подключен к второму входу второго блока пам ти , первый выход генератора тактовых импульсов подключен к второму входу коммутатора , второму входу преобразовател  частота-код и первому входу счетчика, выход которого подключен к второму входу элемента ИЛИ, второй выход генератора тактовых импульсов подключен к первому входу второго регистра, первый выход которого подключен к третьему входу блока сравнени , второй и третий выходы регистра подключены соответственно к второму и tpeTbeMy входам блока управлени  записью , четвертый выход регистра подключен к первому входу второго триггера, выход которого подключен к второму входу счетчика и четвертому входу блока управлени  записью, второй выход преобразовател  частота--код подключен к второму входу регистра, вторые входы первого и второго триггеров объединены и  вл ютс  управ л ющим входом устройства. На фиг. 1 приведена структурна  схема устройства; на фиг. 2 - функциональна  схема блока управленн  записью. Устройство содержит датчики 1, коммутатор 2, преобразователь 3 частота-код, блоки 4 и 5 пам ти, сумматор 6, блок 7 сравнени , триггер 8, генератор 9 тактовых импульсов, счетчик 10, регистр 11, блок 12 управлени  записью, элемент 13 ИЛИ, задатчик 14 уставки, триггер 15, элементы 16 и 17 2И-И:ЛИ, входы 18-21 и выходы 22 и 23 блока управлени  записью. Функциональна  схема блока управлени  записью, приведенна  на фиг. 2, вы.полн ет функции в соответствии с формулой {t}. е a-c-d + bd, f b-c-Я -f ad. где a - второй выход регистра 11; b -третий выход регистра П; с - выход элемента ИЛИ 13; ct -выход триггера 15; е - синхронизирующий вход блока 5 пам ти; ; - синхронизирующий вход блока 4 пам ти. Кроме того, а, Ь, с и d  вл ютс  соответственно входами 18-21, е и f - соответственно выходами 22 и 23 блока управлеии  записью. Генератор 9 тактовых импульсов задает скорость подключени  очередного датчика 1 через коммутатор 2 к входу преобразовател  3 частота- код и устанавливает в исходное состо ние преобразователь частота-код по переднему фроиту тактового импульса . После окончани  преобразовани  частоты входного сигнала в код запускаетс  последовательный регистр П, который формирует последовательность из четырех синхронизирующих импульсов с периодом, равным периоду сигиала, поступающего с второго выхода генератора тактовых импульсов (период сигнала с второго выхода генератора тактовых импульсов, много меньще периода повторени  тактового импульса, поступающего с первого выхода). Первь1Й синхронизирующий импульс разрешает осуществл ть сравнение в блоке 7 сравнени  кода А, поступающего с выхода преобразовател  частота-код, с кодом В, поступающим с выхода сумматора. Если зиачение кода А больше значени  кода В, то.поступает сигнал на установочный вход триггера 8, где формируетс  сигнал нарушени , поступаюгций на внещнне устройства до тех пор, пока из внешних устройств поступит сигнал на сбросовый вход триггера, этот же сигнал поступает на устаиовочный вход триггера 15, который усганапливает в исходное состо ние счетчик 10 тактов и переключает блок. 12 управлени  а1тисью в режим изменени  последовательности формировани  импульсов записи, когда второй синхронизирующий импульс из последовательного регистра 1I поступает через блок управлени  записью на сиихровизирующий вход блока 4 пам ти, где осуществл етс  запись кода А преобразовав тел  частота-код в параллельный регистр. Третий синхронизирующий импульс поступает через блок управлени  записью на синхронизирующий вход блока 5 пам ти, куда осуществл етс  запись кода из блока 4 пам ти. Код А из параллельного регистра поступает на сумматор 6, где происходит суммирование кода А с кодом N, посто нно поступающим из задатчика 14 уставка, Таким образом, на выходе сумматора формируетс  код В, равный сумме кода А с кодом N. На вход блока сравнени  будет поступать хран щийс  в блоке 5 пам ти увеличенный на величину уставки код частоты сигнала очередного датчика, во врем  контрол  которого сработал триггер 15. Четвертый синхронизирующий импульс поступает на сбросовый вход триггера 1Й и прекращает формирование выходного сигнала триггера 15, что пpивoдиV к переключению схемы управлени  записью в режим пр мой последовательности формировани  импульсов записи. Изменение содержимого второго блока пам ти осуществл етс  следующим образом. Счетчик 10 тактов считает такты. В последием состо нии счетчика 10 тактов и отсутствии сигиала нарушени  с триггера 8 сигнализации в элементе ИЛИ 13 формируетс  сигнал, поступающий на блок 12 управлени  записыо, где разрешаетс  формировакие импульсов записи. Второй синхронизирующий импульс из последовательного регистра П через блок 2 управлени  записью поступает на синхронизирующий вход блока 5 пам ти и осуществл ет запись информации , поступающей из блока 4 пам ти. Третий синхронизирующий импульс из последовательного регистра П через блок 12 управлени  записью поступает иа синхронизирующий вход блока 4 пам ти н осуществл ет запись информации, поступающей из преобразовател  частота-код. Таким образом, осуществл етс  сравнение частоты группы из К контролируемых датчиков с уменьшенной иа величину уставки частотой одного из ранее проконтролированных датчиков (опорных датчиков), адрес которого меньше адреса первого в группе датчика на величину К, равную емкости счетчика 10 тактов. Если отношение числа К к общему числу контролируемых датчиков будет простой дробью, то Выбор любого контролируемого датчика.в качестве опорного будет равноверо тен. Емкость счетчика тактов выбираетс  таким образом, чтобы при медленном изменении частоты всех датчиков одмчшрсменно не успевалс
возникнуть рассогласовдиие между частотой опорного н контролируемого датчика боль ше значенн , заданного задатчнком 14 уставки , что позвол ет сохранить адаптацию к внешним возмущающим факторам, действующим одновременно на все датчнки. При контроле частоты сигналов Датчиков , корелл ционно св занных непрерывной функцией, увеличением емкости счетчика можно существенно увеличить разрешающую способность контрол , поскольку, если. «eждy соседними датчиками разность частот
мала, то между датчиками, отличающимис  друг от друга на К номеров, эта разность частот много больше.
Технико-экономическа  эффективность изобретени  заключаетс  в более раннем вы влении аномальных датчиков, что позвол ет более точно поддерживать заданный режим работы оборудовани , на котором установлены датчики, и на более ранней стадии вы вить возникновение аварийной ситуации, что позволит уменьшить затраты на, цредртвращение аварийней ситу1рцин.
риг. 2

Claims (1)

  1. УСТРОЙСТВО ДЛЯ МНОГОКАНАЛЬНОГО КОНТРОЛЯ, содержащее коммутатор, первый вход которого является информационным входом устройства, выход коммутатора подключен через преобразователь частота—код. к первому входу первого блока памяти и первому входу блока , сравнения, блок управления записью, первый выход которого подключен к второму входу первого блока памяти, генератор тактовых импульсов, отличающееся тем, что, с целью повышения точности контроля, в него введены второй блок памяти, сумматор, задатчик уставки, триггеры, счетчик, /регистр, элемент ИЛИ, выход первого блока Памяти подключен к первому входу второго блока памяти, выход которого подключен к первому входу сумматора, второй вход которого подключен к выходу задатчика уставки, выход сумматора подключен к второму входу блока сравнения, выход которого подключен к первому входу первого триггера, выход Которого подключен к первому входу элемента ИЛИ и является выходом устройства, выход элемента ИЛИ подключен к первому входу блока управления записью, второй выход которого подключен к второму входу второго блока памяти, первый выход генератора тактовых импульсов подключен к второму входу коммутатора, второму входу преобразователя частота—код и первому входу счетчика, выход которого подключен к второму входу элемента ИЛИ, второй выход генератора тактовых импульсов подключен к первому входу регистра, первый выход которого подключен к третьему входу блока сравнения, второй и третий выходы регистра подключены соответственно к второму и третьему входам блока управления записью, четвертый выход регистра подключен к первому входу второго триггера, выход которого подключен к второму входу счетчика и четвертому входу блока управления записью, второй выход преобразователя частота—код подключен к второму входу регистра, вторые входы первого и второго триггеров объединены и являются управляющим входом устройства.
    Фиг 1
SU833608741A 1983-06-17 1983-06-17 Устройство дл многоканального контрол SU1119054A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833608741A SU1119054A1 (ru) 1983-06-17 1983-06-17 Устройство дл многоканального контрол

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833608741A SU1119054A1 (ru) 1983-06-17 1983-06-17 Устройство дл многоканального контрол

Publications (1)

Publication Number Publication Date
SU1119054A1 true SU1119054A1 (ru) 1984-10-15

Family

ID=21069651

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833608741A SU1119054A1 (ru) 1983-06-17 1983-06-17 Устройство дл многоканального контрол

Country Status (1)

Country Link
SU (1) SU1119054A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское cвидeteльcтво СССР № .426236, кл. G 08 С 19/28, 1973. 2. Авторское свидетельство СССР № 841007, кл. G 08 С 19/28, 1979 (прототип). *

Similar Documents

Publication Publication Date Title
SU1119054A1 (ru) Устройство дл многоканального контрол
KR950035382A (ko) 화상 정보를 배타적으로 저장하기 위한 필드 메모리를 갖고 있는 비디오 프로세서
JP2724781B2 (ja) 誤り率検出回路
SU1474709A1 (ru) Устройство дл учета времени просто оборудовани
SU1166006A2 (ru) Способ измерени частоты
SU1324067A2 (ru) Устройство дл детектировани манипулированных по частоте и фазе сигналов цифровой информации,воспроизводимых с магнитного носител
JP2505781B2 (ja) 画像処理装置
SU841007A1 (ru) Устройство дл многоканального контрол
JP3063291B2 (ja) 回線監視回路
SU1619195A1 (ru) Устройство дл измерени отношени сопротивлений
SU1053129A1 (ru) Информационно-измерительна система
SU1584121A1 (ru) Устройство дл формировани импульсов синхронизации и гашени
SU1597881A1 (ru) Устройство дл контрол дискретных сигналов
JPH0420296B2 (ru)
SU1327109A1 (ru) Устройство дл контрол группы логических узлов
SU1234984A2 (ru) Устройство тактовой синхронизации
SU1688382A1 (ru) Частотно-фазовый компаратор
SU1126965A1 (ru) Устройство дл фиксации неустойчивых сбоев
SU1608670A1 (ru) Устройство дл контрол и поиска неисправностей
SU1124252A1 (ru) Устройство дл управлени разгоном и торможением двигател
SU1280695A1 (ru) Устройство дл задержки импульсов
SU1725149A1 (ru) Устройство дл измерени отношени частот последовательностей импульсов
SU1376083A1 (ru) Генератор потоков случайных событий
SU1415219A1 (ru) Цифровой измеритель интервалов времени
SU1596396A1 (ru) Динамическое запоминающее устройство