SU1234984A2

SU1234984A2 - Устройство тактовой синхронизации

Info

Publication number: SU1234984A2
Application number: SU843820936A
Authority: SU
Inventors: Александр Залманович Бураковский; Феликс Григорьевич Кишиневский
Original assignee: Предприятие П/Я А-1221
Priority date: 1984-12-16
Filing date: 1984-12-16
Publication date: 1986-05-30

Abstract

Изобретение может использоватьс при передаче дискретной информации и вл етс дополнительным к изобретению по а,с. № 617856. Сокращаетс врем обнаружени сбоев синхронизации и повышаетс точность синхронизации. В устройстве текущий контроль осуществл етс только при возникновении ава-рийной ситуации и непосредственно после ее возникновени . Дл этого счетчики импульсов 10 и II с взаимным сбросом считают сигналы коррекции фазы Добавление и Вычитание соответственно , поступающие с узла коррекции фазы (УКФ) 2. В вычитающем блоке 12показани счетчиков импульсов 10 и 11 вычитаютс . Определитель модул 13находит модуль разности сигналов коррекции. В решающем блоке (РБ) 14 происходит сравнение полученного значени с порогом. Если порог не превышаетс , сигнал с РБ 14, поступа на коммутатор 7, не разрешает контроль. Корректирующа частота с УКФ 2 поступает на делитель частоты (ДЧ) 3. С выходов ДЧ 3 поступают импульсы Интегрирование , Хранение, Сброс и импульсы дешифрации соответственно г- ----л SS to оо j; fi 00 4;;:

Description

на дискриминатор 4, накопитель 9 синхросигнала н через коммутатор 7 на ДЧ 6. На другие входы дискриминатора 4 и накопител 9 синхросигнала поступает через коммутатор 7 рабочий сигнал . Дискриминатор 4 выдает знаковую функцию на УКФ 2, по которой он вырабатывает импульсы Добавление, Вычитание. Накопитель 9 синхросигнала вырабатывает сигнал рассинхроI

Изобретение относитс к передаче дискретной информации, в частности к устройствам тактовой синхронизации многоканальных модемов с фазоразно- стной Модул цией.

Целью изобретени вл етс сокра- щение времени обнаружени сбоев синхронизации и повьшение точности синхронизации .

На чертеже приведена структурна электрическа схема устройства тактовой синхронизации.

Устройство тактовой синхронизации содержит задающий генератор 1, узел коррекции фазы 2, делитель частоты 3, дискриминатор 4, блок управлени 5 демодул тором, дополнительный делитель частоты 6, коммутатор 7, анализатор 8 сбоев синхроимпульсов, накопитель 9 синхросигнала, счетчики импульсов 10 и 11 с взаимным сбросом вычитающий блок 12, определитель модул 13 и решающий блок 14.

Устройство тактовой синхронизации работает следующим образом.

Счетчики импульсов 10 и П с взаимным сбросом считывают сигналы коррекции фазы Добавление и Вычитание соответственно, после чего показани счетчиков импульсов 10 и 11 вычитаютс -в вычитающем блоке 12 и определитель модул 13 находит модул разности сигнс:лов коррекции. При переполнении какогф-либо из счетчиков импульсов 10 (или 11) вырабатываетс импульс сброса на другой счетчик импульсов 11 (или 10) . В решающем блоке 14 определ етс , превьшает ли величина модул разности устанавливаемый порог. Если порог не превьшаетс

низации на анализатор 8 сбоев синхроимпульсов и на УКФ 2 дл быстрого вхождени в синхронизм. Если сигнал с определител модул I3 превышает порог, РБ 14 вырабатывает сигнал, разрешающий контролб, по которому вместо рабочего сигнала через коммутатор 7 проходит проверочный сигнал с анализатора 8 сбоев синхроимпульсов. -1 ил.

то решающий блок I4 запрещает режим контрол и в этом случае не выдает сигнала контрол на коммутатор 7. С выхода узла коррекции фазы 2 поступа- ет корректирующа частота f, на делитель частоты 3, в котором каждую посьшку вырабатываютс импульсы, соответствующие интервалам временной прив зки, импульсы Интегрирование,

Хранение, Сброс и импульсы де- пшфрацни. Эти импульсы поступают на дискриминатор 4,, накопитель 9 синхросигнала и через коммутатор 7 на вход дополнительного делител частоты 6.

На другие входы дискриминатора 4 и накопител 9 синхросигнала поступает входной рабочий сигнал Sn через коммутатор 7. Дискриминатор 4 выдает знаковую функцию на узел коррекции

фазы 2, по которой он вырабатьшает импульсы добавлени -вычитани . Накопитель 9 синхросигнала вырабатьтает сигнал Строб на вход анализатора 8 сбоев синхроимпульсов и сигнал Рассинхронизаци , поступающий на индикацию в анализатор 8 сбоев синхроимпульсов , а также на узел коррекции фазы 2 дл быстрого вхождени в синхронизм .

Если же порог в решающем блоке 14 превышен модулем разности сигналов коррекции, то он вырабатьтает сигнал, разрешающий режим контрол . Из импулы сов, вырабатываемых дополнительным

делителем частоты 6, в решающем блоке 14 формируетс сигнал, соответствующий интервалу контрол , и сигнал, определ ющий периодичность следовани циклов контрол , причем с выхода ретающего блока 14 сигнал интервала

контрол поступает на коммутатор 7, прерываклций управление от делител частоты 3 на дополнительный делитель 6, а также выключает подачу рабочего сигнала Sp и подключает проверочный сигнал S точки на дискриминатор 4 и накопитель 9 синхросигнала .

Проверочный сигнал S точки по- даетс с выхода анализатора 8 сбоев синхроимпульсов. В режиме контрол устройство работает по этому сигналу После проведени цикла контрол устройство снова переходит в рабо- чий режим с соответствующим периодом.

В результате введени посто нного анализа ситуации в канале св зи исклю чаетс контроль синхронизма циклами на прот жении всего времени работы модема. В предложенном устройстве текущий контроль осуществл етс только при возникновении аварийной ситуации и непосредственно после ее возникновени . Это сокращает врем обнаружени сбоев синхронизации, а отсутствие состо ни Контроль при нормальной работе улучшает точность синхрониза- ции.

Составитель В, Евдокимова Редактор К. Волощук Техред И.Попович Корректоре. Шекмар

2991/59

Тираж 624 Подписное ВНИИПИ Государственного комитета СССР

по делам изобретений и -открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

Claims

Формула изобретени Устройство тактовой синхронизации по авт. св.№ 617856, отличающеес тем, что, с целью сокращени времени обнаружени сбоев синхронизации и повышени точности синхронизации, введены два счетчика импульсов с взаимным сбросом и последовательно соединенные вычитающий блок, определитель модул и решающий блок, при этом к входам счетчиков импульсов с взаимным сбросом подключены дополнительные выходы узла коррекции фазы, а выходы счетчиков импульсов с взаимным сбросом подключены к соответствующим входам вычитающего блока, выход решающего блока подключен к дополнительному входу коммутатора, управл кидий вход решающего блока объединен с первым входом анализатора сбоев синхроимпульсов, дополнительный выход накопител синхросигнала подключен к второму дополнительному входу анализатора сбоев синхроимпульсов и к первому дополнительному входу узла коррекции фазы, к второму входу которого подключен дополнительный выход дискриминатора , а второй выход коммутатора подключен к дополнительному входу накопител синхросигнала.