SU1370600A1 - Устройство дл измерени изменени фазового сдвига - Google Patents

Abstract

Изобретение может быть использовано в системах измерени  перемещени  с многооборотной модул цией фазы периодических сигналов. Устройство содержит генератор 1 опорных сигналов, элементы И 2 - 4, реверсивный счетчик 5, счетчик 6 циклов. Введение врем импульсного элемента 7 пам ти, дешифраторов 8 и 9, регистра 10, сумматора 11, элемента 12 задержки и образование новых функциональных св зей упрощают процесс измерени . 6 ил.

Description

i

(Л

25

СО

о

Од О

фи. 1

Изобретение относитс  к радиоэлектронике и может быть использовано в измерительной технике, в частности в системах измерени  перемещени  с многооборотной модул цией фазы периодических сигналов.

Цель изобретени  - упрощение процесса измерени .

На фиг,1 представлена схема устройства дл  измерени  изменени  фазового сдвига; на фиг.2 - схема, по сн юща  работу врем импульсного элемента пам ти; на фиг.З и А - временные диаграммы его работы; фиг.З - временные диаграммы работы устройств с усреднением результата; на фиг.6 - диаграммы коррекции состо ний врем - импульсного элемента пам ти.

Устройство (фиг.1) содержит генератор 1 опорных сигналов, элементы И 2, 3 и 4, реверсивный счетчик 5, счетчик 6 циклов, врем импульсный элемент 7 пам ти, первый 8 и второй 9 дешифраторы, регистр 10, сумматор II, элемент 12 задержки. Выход 13 генератора 1 соединен с синхронизирующим входом врем импульсного элемента 7 пам ти, информационные выходы 14, 15 и 16 элемента 7 пам ти соединены с входами соответственно первого дешифратора 8, второго дешифратора 9 и регистра 10. Выходы 17 и 18 дешифраторов 8 и 9 соединены с входами первого элемента И 2, третий вход которого соединен с шиной 19 входных сигналов и с первыми входами второго и третьего элементов И 3 и 4, второй вход второго элемента И 3 соединен с выходом 17 первого дешифратора 8, второй вход третьего элемента И 4 соединен с выходом 18 второго дешифратора 9, выходы 20 и 21 второго и третьего элементов И 3 и 4 через реверсивный счетчик 5 подключены к вхо дам 22 и 23 сумматора 11 и врем импульсного элемента 7 пам ти, выход первого элемента И 2 соединен с входом 24 регистра 10 и через элемент 1 задержки - с входом 25 сброса врем - импульсного элемента 7 пам ти, шина 19 устройства через счетчик 6 циклов соединена с входом 26 сброса реверсивного счетчика, выход регистра 10 подключен к входу 27 сумматора 11 и через него - к выходу 28 устройства. Принцип действи  врем импульсного элемента 7 пам ти в составе предлагаемого устройства по сн етс  с по

5

0

5

0 5

мощью фиг.2, на которой показаны генератор 29 синхронизирующих сигналов Т, работа которого представлена временной диаграммой на фиг.За, и два делител  30 и 31 частоты с одинаковым коэффициентом делени  К. Выходные сигналы делителей 30 и 31 показаны на фиг.Зб в виде сигналов f, и f на шинах 32 и 33.

При отсутствии воздействи  на систему из двух делителей фазовый (временной ) сдвиг Lf. между выходными сигналами может хранитьс  неограниченно долго, поэтому указанна  пара делителей представл ет собой многоустойчивую систему, состо ни  которой различаютс  временным сдвигом между выходными сигналами делителей частоты . Временный сдвиг может принимать К дискретных значений, отличающихс  на Т.

Если делитель 30 частоты представл ет собой циклический счетчик с последовательной сменой состо ний N (см.фиг.Зв) с каждым входным сигналом , то каждому состо нию ц однозначно соответствует состо ние N,- делител  30 в момент поступлени  сиг- 0 налов f . Нулевому состо нию системы соответствует синхронное формирование сигналов f, и f и нулевое состо ние N счетчика f , в момент формировани  f ;, .

Дл  установки системы из двух делителей частоты в заданное состо ние 1. (N.) может быть рекомендовано два способа. Первый способ состоит в сбросе счетчика 30 в нулевое состо ние сигналом, опережающим сигнал f, на врем  (/. (фиг .Зв ,г), а второй - в установке состо ни  N. в момент прихода сигнала f.

Запись нулевого состо ни  системы состоит в сбросе по входу 34 через ключ 35 счетчика-делител  в нулевое состо ние сигналом f у (момент t,;), после чего сигналы ; и f формируютс  синхронно. В этом случае можно говорить о запоминании делителем 30 текущего временного положени  сигналов f у . Даже при последующем отсутствии сигналов f у на выходе делител  30 формируютс  сигналы f., несущие информацию о временном положении последнего из сигналов ty, поступивших на вход 34. Сигналы f, в этом случае можно обозначить f t „.,,

5

0

5

Факт запоминани  положени  сигналов f, „., путем сброса делител  можно использовать дл  фиксации изменени  фазового (временного) сдвига сигналов f,.

Предположим, что в момент времени 1р(фиг.4в) по входу 34 произведено запоминание положени  сигнала f,

г h-

Тогда при неизменной фазе (временном положении) следующий сигнал f должен формироватьс  в момент времени

t j, синхронно с импульсами fy(f,p.,). Если же фаза сигналов f;, измен етс  на величину + j L; и сигнал f, поступа ет в момент времени t,, то измененному временному положению t. соответствует значение N, состо ни  счетчика-делител  30.

При изменении фазы - d U в сторону запаздывани  сигнал f, поступает в момент времени t, которому соответствует состо ние N делител  30.

Повтор   описанную процедуру запоминани  и накоплени  N; в момент формировани  fjj и запомина  текущее временное положение f путем сброса делител , выполн ющего функцию врем  импульсного элемента пам ти, с каждым сигналом f или сигналом fу, выделенным по некоторому признаку, например по номеру, можно осуществл ть накопление изменени  фазы сигналов f у. Диапазон измерени  изменени  фазы определ етс  обьемом накопител .Дискретность измерени  определ етс  коэффициентом К пересчета делител  30.

Дл  этой цели в устройстве (фиг.I шина 19 через элемент И 2 подключена к входу 24 регистра дл  запоминани  значени  кода N. и через элемент 12 задержки - к входу 25 сброса элемента 7 пам ти дл  запоминани  текущего временного положени  сигналов f на входе устройства. Числа N накапливаютс  сумматором 1I.

Запоминаемые и накапливаемые числа N, и N представл ют собой значение отклонени  -t-Jc/ или - л с/ и должны учитьшатьс  с разными знаками при накоплении. Дл  этой цели вс  совокупность значений N разбиваетс  на две области, например, с помощью старшего счетного двоичного разр да , вход щего в состав врем импульс- ного элемента 7 пам ти. При этом область допустимых значений - (фиг.4) обозначена + и занимает 1/2 периода следовани  сигналов f ,70600л

после формировани  сигналов f . Область допустимых значений i/обозначена знаком - и занимает 1/2 периода следовани  сигналов f, с опере- жением относительно сигналов f,. Код N; в области + должен восприниматьс  сумматором 11 в пр мом коде и складыватьс ,а код N области - должен восприниматьс  как дополнительный код до полного объема счетчика элемента 7 пам ти и накапливатьс  в сторону вычитани  в соответствии с пор дком обработки чисел в до10

30

35

15 полнйтельном коде, т.е. должно восприниматьс  как число - (,) (N объем счетчика элемента 7 пам ти).

В том случае, если все сигналы f, , поступающие на шину 19 устройства, 9Q используютс  дл  измерени  изменени  их временного (фазового) положени , показани  сумматора 11 измен ютс  под воздействием всех изменений временного положени  сигналов f, вклю- ;. ча  девиацию вокруг некоторого среднего положени .

Дл  исключени  вли ни  девиации фазы на результат измерени  в устройство введены дешифраторы состо ний N элемента 7 пам ти в зоне сигналов f , охватьшающей область c/i/; девиации фазы. Форма сигналов на выходах дешифраторов 8 и 9 показана на фиг.56,в.. Сигнал f; (фиг.5а) соответствует нулевому рассогласованию между сигналами f и f.

Сигналами с выходов 17 и 18 дешифраторов 8 и 9 с помо1цью элемента И 2 блокируетс  прохождение сигналов fy на вход фиксации изменени  фазы, если он поступает в промежутки времени , соответствующие сигналам на фиг.5б,в.

Если сигнал f , поступает на вход 45 устройства в момент времени вне указанных зон (фиг.5б,в), он проходит на вход регистра 10 дл  фиксации из менени  фазы в соответствии с процедурой , описанной выше (см.фиг.4).Это соответствует быстрой отработке изменени  фазы при больших значени х изменений (при большой скорости изменени  фазы).

При малой скорости изменени  фазы или при неизменной фазе под воздействием девиации в результате воздействи  шумов, наводок, помех текущее значение изменений фазы невелико,так что сигнал fy попадает в зону, охва40

50

55

ченную сигналами на фиг.56,в. При этом он не проходит на вход регистра через элемент И 2, а подаетс  на вход реверсивного счетчика 5 через элемент И 3 на вход сложени  при попадании в зону фиг.56 или через элемент И 4 на вход вьтчитани  при попадании в зону фиг.5в.

Сигнал на выходах реверсивного счетчика 5 формируетс  в том случае, если суммарное число импульсов, подсчитанное счетчиком 5 с учетом направлени  на цикл усреднени , определ е- мьп счетчиком 6 циклов, превышает объем счетчика 5.

Каждым сигналом переполнени  счетчика , соответствующим усредненному рассогласованию, производитс  коррекци  временного положени  сигналов f, на один период следовани  сигналов Т на входе элемента 7 пам ти в сторону опережени  при преобладании

сигналов f , попадающих в зону фиг.56,

30

или запаздывани  при преобладании; сигналов f в зоне фиг.5в. Кроме то- го, указанными сигналами, поступающими на вход сумматора 11, производитс  добавление (или вычитание) един.1- цы к результату измерени .

Если при девиации фазы в результате счета в равных направлени х за цикл усреднени  не превышаетс  объем счетчика 5, состо ние схемы остаетс  неизменным, а результат счета сбрасьшаетс  сигналом по входу 26 со счетчика 6 циклов дл  подготовки к новому циклу усреднени .

Процесс измерени  отличаетс  простотой (в схеме отсутствует фазовый

Устройство дл  измерени  измене ни  фазового сдвига, содержащее ге ратор опорных сигналов, три элемен И, реверсивный счетчик и счетчик ц лов, отличающеес  тем, что, с целью упрощени  устройства, него введены врем импульсный элеме пам ти, два дешифратора, регистр, сумматор и элемент задержки, приче выход генератора опорных сигналов соединен с синхрониз1фующим входом врем импульсного элемента пам ти, формационные выходы которого соеди ны с входами дешифраторов и регист пам ти, выходы дешифраторов соедин ны с входами первого элемента И, т тий вход которого соединен с шиной входных сигналов, котора  соединен с первыми входами второго и третье элементов И, второй вход второго э 35 мента И соединен с выходом первого дешифратора, а второй вход третьег элемента И - с выходом второго деш ратора, выходы второго и третьего элементов И через реверсивный счет

дискриминатор, требующий жесткое вре- чик подключены к входам сумматора

меиное формирование сигналов, обеспечение одинакового количества входных и вспомогательных сигналов).

Коррекци  временного положени  выходных сигналов f элемента 7 пам - ти по входам 22 и 23 легко реализуетс  путем добавлени  или вычитани  одного из импульсов на входе элемента 7 пам ти согласно диаграмме фиг.6,

где а - сигналы Т на выходе генератора 1, б - (+1) - сигналы переполнени  счетчика 5 при сложении; в - результирующие сигналы. При вычитании сигнал - 1 (фиг.бг) с выхода переполнени  счетчика 5 формируетс  по длительности , равной периоду Т, поэтому при их сложении (фиг.бд) общее число импульсов на один меньше, что и приводит к смещению формировани  сигналов f на один период Т.

Claims (1)

1. Формула изобретени 

   Устройство дл  измерени  изменени  фазового сдвига, содержащее генератор опорных сигналов, три элемента И, реверсивный счетчик и счетчик циклов , отличающеес  тем, что, с целью упрощени  устройства, в него введены врем импульсный элемент пам ти, два дешифратора, регистр, сумматор и элемент задержки, причем выход генератора опорных сигналов соединен с синхрониз1фующим входом врем импульсного элемента пам ти, информационные выходы которого соединены с входами дешифраторов и регистра пам ти, выходы дешифраторов соединены с входами первого элемента И, третий вход которого соединен с шиной входных сигналов, котора  соединена с первыми входами второго и третьего элементов И, второй вход второго эле- мента И соединен с выходом первого дешифратора, а второй вход третьего элемента И - с выходом второго дешифратора , выходы второго и третьего элементов И через реверсивный счети врем импульсного элемента пам ти, выход первого элемента И соединен с входом регистра и через элемент задержки - с входом сброса врем импульсного элемента пам ти, вход устройства через счетчик циклов соединен с входом сброса реверсивного счетчика, выход регистра через сумматор соединен с выходом устройства.

   а

   в

   6

   2 //.

   Фие.З

   Фиг.

   Фиг 5

   (p-az6

   t