SU408218A1 - ЦИФРОВОЕ УСТРОЙСТВО дл ИЗМЕРЕНИЯ РАЗНОСТИ - Google Patents

Description

1

Изобретение относитс  к области измерени  параметров движени .

В известных цифровых устройствах дл  измерени  параметров движени , содержащих два импульсных датчика, подключенных к измерительной схеме, выполненной в виде электрически св занных друг с другом генератора эталонной частоты, блока тактовых импульсов, блока задани  калиброванных интервалов времени , блока формировани  остатков, блока управлени  переносом информации, блока распознавани  знака, декадного счетчика и индикаторного устройства, в которой описанные блоки включают счетчики, триггеры и логические схемы И и ИЛИ, надежность работы блоков зависит от выдержки времени кипп-реле , вход щих в них.

С целью повышени  надежности измерени  предложенное устройство снабжено трем  триггерами, причем общий счетный вход первого из них св зан с генератором эталонной частоты, один из выходов-со схемой И блока тактовых импульсов, а другой выход-с входом блока задани  калиброванных интервалов времени; общий счетный вход второго триггера св зан с выходом указанной схемы И, один из выходом - с входами схем ИЛИ блока формировани  остатков, а другой - с одним из входов схемы И блока управлени  переносом информации, выход которой подключен к второй схеме И, своим выходом св занный с входом схемы И блока распознавани  знака; входы же третьего триггера св заны с выходами счетчиков блока формировани  остатков, а один из выходов - со схемой И блока распознавани  знака.

На чертеже представлена принципиальна  схема устройства. Цифровое устройство изменени  разности

скоростей содержит генератор 1 эталонной частоты, выход которого св зан с блоком 2 тактовых импульсов, состо щим из триггеров 3, 4 и 5, схемы И 6 и формирователей 7 и 8, св занных с шинами импульсов сброса 9

и 10.

Блок 11 задани  калиброванных интервалов времени состоит из двоичного делител  частоты 12, вход которого св зан с выходом триггера 3, а выход - со входом формировател 

7, и двоичного дешифратора 13, поразр дно св занного с делителем 12. Выход одной из шин дешифратора 13 св зан с формирователем 8, а два другие - с блоком формировани  остатков 14.

С контролируемыми объектами св заны импульсные датчики 15 и 16.

Блок 14 формировани  остатков состоит из схем И 17 и 18, импульсные входы которых св заны с выходами датчиков 15 и 16, а потенциальные входы управл ютс  с шин дешифратора 13; схем ИЛИ 19 и 20 их входы св заны с выходами схем И 17 и 18 и двоичных счетчиков 21 и 22, входы которых св заны с выходами схем 19 и 20. Вторые входы этих схем св заны с импульсным выходом триггера 5.

Блок управлени  переносом информации 23 состоит из двух триггеров 24 и 25, входы которых соединены с выходами счетчиков 21 и 22. Правые потенциальные выходы триггеров 24 и 25 через диоды 26 и 27 св заны с потенциальным входом схемы И 28, левые выходы этих триггеров через диоды 29 и 30 - с потенциальным входом схемы И 31. Импульсный вход схемы И 28 соединен с правым импульсным выходом триггера 5, выход - со входом схемы И 31, выход которых св зан со входом декадного счетчика 32 и с блоком распознавани  знака 33.

Блок распознавани  знака 33 содержит схему И 34 импульсный выход которой св зан со входом триггера знака 35, а вход - с выходом схемы 31.

Потенциальный вход схемы 34 св зан с потенциальным выходом триггера 36, два раздельных входа которого св заны с выходами счетчиков 21 и 22.

Декадный счетчик 32 и триггер знака 35 св заны с отсчетным цифровым индикаторным устройством 37. Цепи сброса счетчиков 21, 22 триггеров 5, 24, 25, 36 св заны с шиной сброса 9, цепи сброса декадного счетчика 37 и триггера 35 - с шиной сброса 10.

Работа цифрового устройства измерени  разности скоростей основана на методе сравнени  неабсолютных величин составл ющих разности скоростей, а лишь некоторых остаточных значений, не превышаюш;их максимально возможной разности. Полный цикл измерени  состоит из двух этапов. На первом этапе числа импульсов измер емых частот, получаемые за фиксированый интервал времени и пропорциональные абсолютным значени м измер емых скоростей значительно уменьшаютс  на некоторую, определенную дл  каждого из контролируемь1х объектов величину - до уровн  указанны-х остатков. Уменьшение производитс  путем многократного вычитани  из обеих оставл юш;их некоторого, заранее заданного числа, превышающего максимально возможную разность. На втором этапе измерени  происходит сравнение полученных остатков и перенос импульсами тактовой частоты значени  их разности в декадный счетчик, управл ющий цифровыми индикаторами . Одновременно производитс  определение знака разности. Калиброванные интервалы времени формируютс  бл-оком 11 как сумма периодов эталонной частоты, поступающей н-а вход делител  ч-астоты 12с левого выхода триггера 3. Выбор числа периодов в сумме определ етс  набором числа в дешифраторе 13 и зависит от коэффициента пересчета частоты датчиков скорости в значени  линейной скорости движени  объектов.

Длительность второго этапа измерени  определ етс  отрезком времени между по влением импульса на шине дешифратора 13, св занной с формирователем 8 и моментом окончаний цикла, фиксируемым импульсом переполнени  делител  12, управл ющего формирователем 7.

В течение этого этапа триггер 3 находитс  в состо нии «I, открывает схему И 6 дл  прохождени  импульсов эталонной частоты с правого выхода триггера 3 на счетный вход триггера 5. Таким образом, на каждом из выходов триггера 5 формируетс  пачка импульсов , число которых выбираетс  (набором в дешифраторе 13) равным емкости каждого из счетчиков 21 и 22.

Все три последовательности импульсов - импульсы, поступающие на делитель 12, импульсы на левом выходе триггера 5 и импульсы на его правом выходе жестко синхронизированы частотой генератора 1 и все сдвинуты относительно друг друга, что исключает необходимость в дополнительных лини х задержки .

В момент, соответствующий началу второго этапа измерени , формирователь 8 генерирует импульс сброса на шине 10, устанавливающий счетчик 32 и триггер 35 в нулевое состо ние.

Работа блока управлени  переносом информации 18 происходит следующим образом.

При равном числе импульсов переполненных двоичных счетчиков 21 н 22 триггеры 24 и 25 к началу второго этапа оказываютс  в одинаковых состо ни х, одна из схем И 28 или 31 при этом будет заперта и путь дл  прохождени  импульсов переноса информации в декадный счетчик 32 закрыт.

На втором этапе на входы счетчиков 21 и 22 поступают импульсы с левого выхода триггера 5. Импульс переполнени  того из них, в котором был записан больший остаток, вызовет опрокидывание соответствующего из триггеров 24 или 25, что приведет к началу поступлени  импульсов переноса с правого выхода триггера 5 на счетчик 32.

Перенос информации прекращаетс  при переполнении второго счетчика формировани  остатков 14.

В случае неравного числа переполнений (отличие на 1) счетчиков 21, 22 на нервом этапе измерени  к началу второго этапа триггеры 24 и 25 оказываютс  в противоположных состо ни х . Этап начинаетс  с поступлени  импульсов переноса информации на счетчик 32. Перенос прекращаетс  импульсом перполнени  того из двоичных счетчиков 21, 22, в котором был записан меньший остаток, возобновл етс  им-пульсом переполнени  второго и заканчиваетс  с концом цикла измерени .

Блок распознавани  знака работает следующ-им образом.

Триггер 35 в начале второго этапа устанавливаетс  импулъсом сброса в состо ние, соответствующее индикации знака «минус. Тригrep 35 опрокидываетс  в противоположное состо ние выходным импульсом схемы И 34 в случае положительной разности сравниваемых скоростей A1/ V2-Vi, где Vz и Vj скорости, измер емые датчиками 15 и 16.

Управление проводимостью схемы И 34 производитс  с потенциального выхода триггера 36.

При равном числе переполнепнй счетчиков 21 и 22 к началу второго этапа триггер 36 в исходном состо нии и схема 34 - заперта. Если , счетчик 22 переполн етс  первым , триггеры 27 и 36 опрокидываютс  и схемы И 28, 31 и 34 пропускают импульс на вход триггера знака 35.

Если , то импульс переполнени  счетчика 22 соответствует окончанию прохождени  импульсов через схемы 28 н 31 и, так как импульсы на правом выходе триггера 5 задержаны относительно импульсов на левом выходе триггера 5 на период его входной частоты , то триггер 27 успевает запереть одну из схем (28 или 31) раньше поступлени  очередного последующего импульса на их входы, и импульс на вход схемы 34, открытой с выхода триггера 36, уже ие поступит.

При неравном числе переполнений счетчиков 21 и 22, если число переполиений счетчика 22 на одно больше, к началу второго этапа триггер 36 окажетс  в состо нии, противоположном исходному и схемы 28, 31 и 34 пропускают первый же импульс переноса информации.

Если V2-.Vi, то при неравном числе переполнений импульс на вход триггера 35 в течение второго этапа не поступает.

Информаци  о значении разности скоростей и о ее знаке, записываема  в декадном счетчике 32 и триггере 35, передаетс  дл  визуального отсчета на цифровое индикаторное устройство 37.

Предметизобретени 

Цифровое устройство дл  измерени  разности скоростей, содержащее два импульсных датчика, подключенные к измерительной схеме , выполненной в виде электрически св занных друг с другом генератора эталонной частоты , блока тактовых испульсов, блока задани  калиброванных интервалов времени, блока формировани  остатков, блока управлени  переносом информации, блока распознавани 

знака, декадного счетчика и индикаторного устройства, в которой описанные блоки включают в себ  счетчики, триггеры и логические схемы И и ИЛП, отличающеес  тем, что, с целью повышени  надел :ности измерени ,

оно снабжено трем  триггерами, причем обший счетный вход первого из них св зан с генератором эталонной частоты, один из выходов - со схемой И блока тактовых импульсов , а другой выход - с входом блока задани  калиброванных интервалов времени, общий счетный вход второго триггера св зан с выходом указанной схемы И, один из выходов - с входами схем ИЛИ, блока формировани  остатков, а другой - с одним из входов

схемы И блока управлени  переносом информации , выход которой подключен к второй схеме И, своим выходом св занной с входом схемы И блока распознавани  знака; входы же третьего триггера соединены с выходами

счетчиков блока формировани  остатков, а один из выходов - со схемой И блока распознавани  знака.