JPS60144040A - 誤り計数装置 - Google Patents
誤り計数装置Info
- Publication number
- JPS60144040A JPS60144040A JP59001178A JP117884A JPS60144040A JP S60144040 A JPS60144040 A JP S60144040A JP 59001178 A JP59001178 A JP 59001178A JP 117884 A JP117884 A JP 117884A JP S60144040 A JPS60144040 A JP S60144040A
- Authority
- JP
- Japan
- Prior art keywords
- error
- pulse
- alarm
- output
- pulses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は誤り計数装置に関し、特に誤りパルスを計数す
ることにより誤り率を判定する誤り計数回路に関する。
ることにより誤り率を判定する誤り計数回路に関する。
（従来技術）
誤り率を判定する誤り計数方式として、一定時間Ｔの間
にに個以上の誤りパルスを計数し、この状態がＮ回連続
した場合により誤りβ軸信号を送出する方式が従来から
採用されている。
にに個以上の誤りパルスを計数し、この状態がＮ回連続
した場合により誤りβ軸信号を送出する方式が従来から
採用されている。
ここで、Ｔ、に、Ｎ′／にどの値は、伝送路における誤
りがある確率過程、例えばポアソンＪａに従うものとし
て、判定すべき誤り率に対して、それぞれ導びかれて込
る。なお、上記方式におりではＴ、に、Ｎなどの値を決
定する必要があるが、この計算法についての説明は省略
する。
りがある確率過程、例えばポアソンＪａに従うものとし
て、判定すべき誤り率に対して、それぞれ導びかれて込
る。なお、上記方式におりではＴ、に、Ｎなどの値を決
定する必要があるが、この計算法についての説明は省略
する。
第１図は、従来の誤り計数装置ｇを示すブロック図であ
る。第１図において、ｌはトリガパルス発生手段、２は
計数手段、３は記憶手段である。
る。第１図において、ｌはトリガパルス発生手段、２は
計数手段、３は記憶手段である。
第１図においてトリガパルス発生手段１は、例えば一定
周期Ｔを送出している発振回路１１と、遅延回路】２と
、逐延回路工２の出力を反転させるためのインバータ１
３と、発振回路１１およびインバータ１３の出力の論理
積を得るためのＡＮＤゲート回路１４とから構成され、
一定周期Ｔのトリガパルスを送出する。計数手段２は上
記トリガパルスの一定同期Ｔ内に信号線２０１を介して
入力される誤りパルスを計数し、上記確率過程により決
定されたに個以上の誤りパルスを計数した場合には、計
数手段２の出力状態が変化する。一定周期Ｔの上記トリ
ガパルスによって出力状態が消去されるまで、上記の出
力状態が保持されてＡる。記憶手段３は上記確率過程に
より定められたＮ個の記１．σ部を有し、記憶内容によ
って誤り警報信号が送出される。例えば、第１図に示し
たように記憶手段３はシフトレジスタ回路３１．３２．
３３および各段の出力の論理積を出力するためのＡＮＤ
ゲート回路３４によって構成されている。計数手段２の
出力状態がトリガパルス発生手段１から送出されるトリ
ガパルスにより消去される直前に、上記トリガパルスに
より上記出力状態がシフトインして記憶手段３に記憶さ
れる。な：し、第１図はＮが３の場合の誤り計数装置の
構成例を示したブロック図である。計数手段２かに個以
上の誤りパルスを計数し、出力が変化した状態がＮ回連
続した場合、すなわち、第１図において３回連続して誤
りパルスを計数したとき妃は、Ａ、ＮＤゲート回路３４
より誤り警報信号が送出される。誤りを計数するための
計数手段２はＮ段のシフトレジスタ回路より成立つため
、突発的な誤りによる誤り番報信号の送出を防止できる
。しかし、誤り警報信号の送出に際しては、トリガパル
ス発生手段１より送出されるトリガパルスの周期ＴのＮ
倍の時間が必要であるため、検出可能が最小誤り率が小
さくなるに従って、上記トリガパルスの周期Ｔは長くな
り、誤りｆ−報信号の送出には長い時間を要する。
周期Ｔを送出している発振回路１１と、遅延回路】２と
、逐延回路工２の出力を反転させるためのインバータ１
３と、発振回路１１およびインバータ１３の出力の論理
積を得るためのＡＮＤゲート回路１４とから構成され、
一定周期Ｔのトリガパルスを送出する。計数手段２は上
記トリガパルスの一定同期Ｔ内に信号線２０１を介して
入力される誤りパルスを計数し、上記確率過程により決
定されたに個以上の誤りパルスを計数した場合には、計
数手段２の出力状態が変化する。一定周期Ｔの上記トリ
ガパルスによって出力状態が消去されるまで、上記の出
力状態が保持されてＡる。記憶手段３は上記確率過程に
より定められたＮ個の記１．σ部を有し、記憶内容によ
って誤り警報信号が送出される。例えば、第１図に示し
たように記憶手段３はシフトレジスタ回路３１．３２．
３３および各段の出力の論理積を出力するためのＡＮＤ
ゲート回路３４によって構成されている。計数手段２の
出力状態がトリガパルス発生手段１から送出されるトリ
ガパルスにより消去される直前に、上記トリガパルスに
より上記出力状態がシフトインして記憶手段３に記憶さ
れる。な：し、第１図はＮが３の場合の誤り計数装置の
構成例を示したブロック図である。計数手段２かに個以
上の誤りパルスを計数し、出力が変化した状態がＮ回連
続した場合、すなわち、第１図において３回連続して誤
りパルスを計数したとき妃は、Ａ、ＮＤゲート回路３４
より誤り警報信号が送出される。誤りを計数するための
計数手段２はＮ段のシフトレジスタ回路より成立つため
、突発的な誤りによる誤り番報信号の送出を防止できる
。しかし、誤り警報信号の送出に際しては、トリガパル
ス発生手段１より送出されるトリガパルスの周期ＴのＮ
倍の時間が必要であるため、検出可能が最小誤り率が小
さくなるに従って、上記トリガパルスの周期Ｔは長くな
り、誤りｆ−報信号の送出には長い時間を要する。
上記方式におｔｘ”（は、検出可能々最小誤り率に比較
して十分大き−誤り率の状態の誤りパルスが入力された
場合であっても、誤り警報信号の送出には検出可能な最
小誤り率に対応した時間を与えるトリガパルスの周１１
ＴのＮ倍の時間を要するという欠点があった。
して十分大き−誤り率の状態の誤りパルスが入力された
場合であっても、誤り警報信号の送出には検出可能な最
小誤り率に対応した時間を与えるトリガパルスの周１１
ＴのＮ倍の時間を要するという欠点があった。
（発明の目的）
本発明の目的は、伝送路における誤りパルスを計数する
ため、異なった周期の２種類のトリガパルスのうち、短
い周期のｆ！ｃ１のトリガパルスの一周期内に入力され
る誤りパルスの数を一定数だけ検出した後で第１の出力
パルスを送出し、長い周期の第２のトリガパルスの一周
期内に送出される上記第１の出力パルスを一定数だけ検
出して第２の出力パルスを出力し、その出力状態を一時
記憶することにより上記欠点を除去し、検出可能な最小
の誤り率に比較して十分大き−誤り率の状態の誤りパル
スが入力された場合には短時間に誤り警報信号を送出で
きるように構成した誤り計数装置を提１−７−”ｓ−こ
とにある。
ため、異なった周期の２種類のトリガパルスのうち、短
い周期のｆ！ｃ１のトリガパルスの一周期内に入力され
る誤りパルスの数を一定数だけ検出した後で第１の出力
パルスを送出し、長い周期の第２のトリガパルスの一周
期内に送出される上記第１の出力パルスを一定数だけ検
出して第２の出力パルスを出力し、その出力状態を一時
記憶することにより上記欠点を除去し、検出可能な最小
の誤り率に比較して十分大き−誤り率の状態の誤りパル
スが入力された場合には短時間に誤り警報信号を送出で
きるように構成した誤り計数装置を提１−７−”ｓ−こ
とにある。
（発明の構成）
本発明による誤り計数装置はトリガパルス発生手段と、
第１および第２の計数手段と、一時記憶手段とを具備し
、伝送路における誤りパルスを計数することができるよ
うに構成したものである。
第１および第２の計数手段と、一時記憶手段とを具備し
、伝送路における誤りパルスを計数することができるよ
うに構成したものである。
トリガパルス発生手段は、短し周期の第１のトリガパル
スおよび長い周期の第２のトリガパルスを発生するため
のものである。
スおよび長い周期の第２のトリガパルスを発生するため
のものである。
第１の計数手段は、短い周期の第１のトリガパルスの一
周期内に入力される誤りパルスを一定数だけ検出し友後
に、第１の出力パルスを送出するためのものである。
周期内に入力される誤りパルスを一定数だけ検出し友後
に、第１の出力パルスを送出するためのものである。
第２の計数手段は、第２のトリガパルスの一周期内に第
１の計数手段より送出される出力パルスの数を一定数だ
け検出して第２の出力パルスを出力するためのものであ
る。
１の計数手段より送出される出力パルスの数を一定数だ
け検出して第２の出力パルスを出力するためのものであ
る。
記憶手段は、第２の計数手段の第２の出力パルスの出力
状態を一時記憶するためのものである。
状態を一時記憶するためのものである。
（実施例）
次に、本発明につｂて図面を参照して詳細に説明する。
第２図は、本発明による誤り計数装置の一実施例を示す
ブロック図である。第２図において、本発明による誤り
計数装置の一実施例はトリガパルス発生手段５と、第１
および第２の計数手段６．７と、記憶手段８とから成立
つ。
ブロック図である。第２図において、本発明による誤り
計数装置の一実施例はトリガパルス発生手段５と、第１
および第２の計数手段６．７と、記憶手段８とから成立
つ。
本実施例では、トリガパルス発生手段５は発振回路５１
と、発振回路５１の出力信号を分周するための分周回路
５２と、分周回路５２に比椴して低周波数を出力するた
めの分周回路５３と、第１および第２の遅延回路５４
、５５と、第１および第２の遅延回路５４．５５の出力
を反転するための第１および＠２のインバータ５６ 、
５７ （！：、第１および第２のインバータ５６ 、５
７の出力に対してそれぞれ第１および第２の分周回路５
２゜５３の論理積を出力するための第１および第２のＡ
ＮＤゲート回路５８．５９とを備えて成立つものである
。第１の計数手段６は第１のＡＮＤゲート回路５８から
出力されたトリガパルスの１周期内に信号線６０１より
入力さり、る誤りパルスを計数し、一定数以上にわたっ
て計数すると第１の出力パルスを送出する。第２の計数
手段７は第２のＡＮＤゲート回路５９から出力されたト
リガパルスの１周期内に第１の計数手段６より出力され
る第１の出力パルスを入力して計数し、一定数以上にわ
たって計数すると、第２の出力パルスを送出して出力状
態が変化する。２１．１手段８は第２の計数手段７の出
力状態を第２のＡＮＤゲート回路５９から出力さｈるト
リ力パルスにより一時記憶するためのフリップフロップ
回路８１と、フリップフロップ回路８１の出力と第２の
計数手段７の出力との論理和を出力するためのＯＲゲー
ト回路８２とを備えたものである。本実施例における第
１の計数手段６は一定時間を内にに′個以上の誤りパル
スを計数するとサブアラームパルスを送出する。第２の
計数手段７では、一定時間Ｔ内にｎ′個以上のサブアラ
ームパルスを計数すると出力状態が変化し、これによっ
て、ｊ 、Ｔ ＊ ｋ’ ＊ ｎ’は以下のようにして
決定される。斯くして、検出可能々最小誤り率に対して
、その伝送路において仮定した確率過程より一定時間ｔ
の間にに１１１Ｍ１以上のｉ倶りパルスを計数する確率
、すなわちサブアラームパルスの発生確率がめられる。
と、発振回路５１の出力信号を分周するための分周回路
５２と、分周回路５２に比椴して低周波数を出力するた
めの分周回路５３と、第１および第２の遅延回路５４
、５５と、第１および第２の遅延回路５４．５５の出力
を反転するための第１および＠２のインバータ５６ 、
５７ （！：、第１および第２のインバータ５６ 、５
７の出力に対してそれぞれ第１および第２の分周回路５
２゜５３の論理積を出力するための第１および第２のＡ
ＮＤゲート回路５８．５９とを備えて成立つものである
。第１の計数手段６は第１のＡＮＤゲート回路５８から
出力されたトリガパルスの１周期内に信号線６０１より
入力さり、る誤りパルスを計数し、一定数以上にわたっ
て計数すると第１の出力パルスを送出する。第２の計数
手段７は第２のＡＮＤゲート回路５９から出力されたト
リガパルスの１周期内に第１の計数手段６より出力され
る第１の出力パルスを入力して計数し、一定数以上にわ
たって計数すると、第２の出力パルスを送出して出力状
態が変化する。２１．１手段８は第２の計数手段７の出
力状態を第２のＡＮＤゲート回路５９から出力さｈるト
リ力パルスにより一時記憶するためのフリップフロップ
回路８１と、フリップフロップ回路８１の出力と第２の
計数手段７の出力との論理和を出力するためのＯＲゲー
ト回路８２とを備えたものである。本実施例における第
１の計数手段６は一定時間を内にに′個以上の誤りパル
スを計数するとサブアラームパルスを送出する。第２の
計数手段７では、一定時間Ｔ内にｎ′個以上のサブアラ
ームパルスを計数すると出力状態が変化し、これによっ
て、ｊ 、Ｔ ＊ ｋ’ ＊ ｎ’は以下のようにして
決定される。斯くして、検出可能々最小誤り率に対して
、その伝送路において仮定した確率過程より一定時間ｔ
の間にに１１１Ｍ１以上のｉ倶りパルスを計数する確率
、すなわちサブアラームパルスの発生確率がめられる。
検出可能な最小誤り率が検出できるためには、時間Ｔの
間にｎ′個以上のサブアラームパルスをｉｔ数する確率
が十分大きくなるようにＴ 、 ｎ’の値を選ぶ必要が
ある。
間にｎ′個以上のサブアラームパルスをｉｔ数する確率
が十分大きくなるようにＴ 、 ｎ’の値を選ぶ必要が
ある。
ここで、Ｔ 、 ｔ 、、ｎ’はＴ）ｎ’ｔ の関係を
満足させるものである。したがって、検出可能な最小誤
り率に比較して十分太き（八誤り率の状態に変化したと
きには、サブアラームの発生確率が大きくなるため、Ｔ
より短時間でｎ′個以上のサブアラームパルスを計数し
て警報信号を送出することかできる。
満足させるものである。したがって、検出可能な最小誤
り率に比較して十分太き（八誤り率の状態に変化したと
きには、サブアラームの発生確率が大きくなるため、Ｔ
より短時間でｎ′個以上のサブアラームパルスを計数し
て警報信号を送出することかできる。
次に、第２図に示す誤り計数装置の動作について説明す
る。いま１．＠１および第２の分周回路５２．５３の出
力信号線５０１ 、５０２上の信号波形をそれぞれ第３
図（ａ） 、 （ｂｌとすると、第１および第２のイン
バータ５６ 、５７の出力信号線５０３゜５０４上の信
号波形は第３図（ｃｌｆｄ）に示すようになり、第１お
よび第２のＡＮＤゲート回路５８．５９の出力信号線５
０５ 、５０６上の信号波形は第３図（ｅｌ（ｆ）ＰＣ
示すような周波数の異なるトリガパルスと々る。第１の
計数手段６は、第１のＡＮＤゲート回路５８より出力さ
れるトリガパルスの一定周期を内に誤りパルスを一定数
以上にわたって計数している。そのとき、第１の計数手
段６の出力信号線６０２上の信号波形は第３図（ｇｌに
示すようになる。第２の計数手段７は、第２のＡＮＤゲ
ート回路５９より出力されるトリガパルスの一定同期Ｔ
内に信号線６０２上のサブアラームパルス６０２を計数
し、一定数以上にわたって計数すると第３図（ｂ）Ｋ示
すように、第２の計数手段７の出力信号線７０１上の信
号波形は変化する。
る。いま１．＠１および第２の分周回路５２．５３の出
力信号線５０１ 、５０２上の信号波形をそれぞれ第３
図（ａ） 、 （ｂｌとすると、第１および第２のイン
バータ５６ 、５７の出力信号線５０３゜５０４上の信
号波形は第３図（ｃｌｆｄ）に示すようになり、第１お
よび第２のＡＮＤゲート回路５８．５９の出力信号線５
０５ 、５０６上の信号波形は第３図（ｅｌ（ｆ）ＰＣ
示すような周波数の異なるトリガパルスと々る。第１の
計数手段６は、第１のＡＮＤゲート回路５８より出力さ
れるトリガパルスの一定周期を内に誤りパルスを一定数
以上にわたって計数している。そのとき、第１の計数手
段６の出力信号線６０２上の信号波形は第３図（ｇｌに
示すようになる。第２の計数手段７は、第２のＡＮＤゲ
ート回路５９より出力されるトリガパルスの一定同期Ｔ
内に信号線６０２上のサブアラームパルス６０２を計数
し、一定数以上にわたって計数すると第３図（ｂ）Ｋ示
すように、第２の計数手段７の出力信号線７０１上の信
号波形は変化する。
出力信号線７０１上の信号波形は記憶手段８を介し、Ｏ
Ｒゲート回路８２から誤り警報信号として送出される。
Ｒゲート回路８２から誤り警報信号として送出される。
第２のＡＮＤゲート回路５９の出力信号線５０６上のト
リガパルスにより、第２の計数手段７の出力状態をフリ
ップフロップ回路８１に記憶し、＠２の計数手段７の出
力の消去による誤す警報信号線８０２上の信号の断絶を
防止して因る。第３図（ｉ）に第２の計数手段７の出力
信号線８０１上の信号波形を示し、第３図（ｊ）に誤り
警報信号であるＯＲゲート回路８２の出力信号線８０２
上の信号波形を示す。
リガパルスにより、第２の計数手段７の出力状態をフリ
ップフロップ回路８１に記憶し、＠２の計数手段７の出
力の消去による誤す警報信号線８０２上の信号の断絶を
防止して因る。第３図（ｉ）に第２の計数手段７の出力
信号線８０１上の信号波形を示し、第３図（ｊ）に誤り
警報信号であるＯＲゲート回路８２の出力信号線８０２
上の信号波形を示す。
（発明の効果）
本発明は以上説明したように、誤りパルスを一定数以上
にわたって計数することによゆサブアラームパルスを送
出し、そのサブアラームパルスを一定数以上にわたって
計数することによって誤りｆ報信号を送出できるように
構成することにより、検出可能な最小の誤り率に比較し
て十分太きめ誤り率の状態に変化したときには誤り警報
信号を短時間で送出できると云う効果がある。
にわたって計数することによゆサブアラームパルスを送
出し、そのサブアラームパルスを一定数以上にわたって
計数することによって誤りｆ報信号を送出できるように
構成することにより、検出可能な最小の誤り率に比較し
て十分太きめ誤り率の状態に変化したときには誤り警報
信号を短時間で送出できると云う効果がある。
第１図は、従来技術による誤り計数装置のブロック構成
の一例を示す図である。 第２図は本発明による誤り計数装置の一実施例を示すブ
ロック図である。 第３図は、第２図に示す誤り計数装置の動作の一例を示
すタイミングチャートである。 １．５・・・トリガパルス発生手段 ２．６．７・・・計数手段 ３，８・・・記憶手段１１
．５１・・・発振回路 １２．５４．５５・・・遅延回
路１３．５６ 、５７・・・インバータ １４ 、３４ 、５８．５９・・・ＡＮＤゲート回路３
１ 、３２ 、３３．８１・・・フリップフロ゛ツブ回
路８２・・・０几ゲ一ト回路 ５２．５３・・・分局回
路５０１〜５０６．６０１．６０２，７０１．８０１．
８０２−・・信号線特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 壽
の一例を示す図である。 第２図は本発明による誤り計数装置の一実施例を示すブ
ロック図である。 第３図は、第２図に示す誤り計数装置の動作の一例を示
すタイミングチャートである。 １．５・・・トリガパルス発生手段 ２．６．７・・・計数手段 ３，８・・・記憶手段１１
．５１・・・発振回路 １２．５４．５５・・・遅延回
路１３．５６ 、５７・・・インバータ １４ 、３４ 、５８．５９・・・ＡＮＤゲート回路３
１ 、３２ 、３３．８１・・・フリップフロ゛ツブ回
路８２・・・０几ゲ一ト回路 ５２．５３・・・分局回
路５０１〜５０６．６０１．６０２，７０１．８０１．
８０２−・・信号線特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 壽
Claims (1)
- 短い周期の第１のトリガパルスおよび畏い周期の第２の
トリガパルスを発生するためのトリガパルス発生手段と
、前記短い周期の第１のトリガパルスの一周期内に入力
される誤りパルスを一定数だげ検出した後に第１の出力
パルスを送出するための第１の計数手段と、前記第２の
トリガパルスの一周期内に前記第１の計数手段より送出
される前記第１の出力パルスの数を一定数だけ検出して
第２の出力パルスを出力するための第２の計数手段と、
前記第２の計数手段の第２の出力パルスの出力状態を一
時記憶するための記憶手段とを具備し、伝送路における
誤りパルスを計数することができるように構成したこと
を特徴とする誤り計数装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59001178A JPS60144040A (ja) | 1984-01-06 | 1984-01-06 | 誤り計数装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59001178A JPS60144040A (ja) | 1984-01-06 | 1984-01-06 | 誤り計数装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60144040A true JPS60144040A (ja) | 1985-07-30 |
| JPH0420296B2 JPH0420296B2 (ja) | 1992-04-02 |
Family
ID=11494185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59001178A Granted JPS60144040A (ja) | 1984-01-06 | 1984-01-06 | 誤り計数装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60144040A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008087821A1 (ja) | 2007-01-15 | 2008-07-24 | Nec Corporation | 回線品質監視の方法およびその回路 |
| JP2014220576A (ja) * | 2013-05-01 | 2014-11-20 | 富士通株式会社 | 情報処理装置、情報処理装置の制御プログラムおよび情報処理装置の制御方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5844541A (ja) * | 1981-09-10 | 1983-03-15 | Fujitsu Ltd | 符号誤り判定回路 |
-
1984
- 1984-01-06 JP JP59001178A patent/JPS60144040A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5844541A (ja) * | 1981-09-10 | 1983-03-15 | Fujitsu Ltd | 符号誤り判定回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008087821A1 (ja) | 2007-01-15 | 2008-07-24 | Nec Corporation | 回線品質監視の方法およびその回路 |
| US8199799B2 (en) | 2007-01-15 | 2012-06-12 | Nec Corporation | Method of monitoring circuit quality and circuit therefor |
| JP2014220576A (ja) * | 2013-05-01 | 2014-11-20 | 富士通株式会社 | 情報処理装置、情報処理装置の制御プログラムおよび情報処理装置の制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0420296B2 (ja) | 1992-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3567916A (en) | Apparatus for parity checking a binary register | |
| GB1566309A (en) | Error detection checking circuitry | |
| GB2070779A (en) | Apparatus for testing digital electronic circuits | |
| US4160154A (en) | High speed multiple event timer | |
| US3247491A (en) | Synchronizing pulse generator | |
| JPS60144040A (ja) | 誤り計数装置 | |
| US4852095A (en) | Error detection circuit | |
| US4203030A (en) | Method and structure for detecting recycling of polynomial counters | |
| JPS60169222A (ja) | 誤り計数回路 | |
| JPH04604Y2 (ja) | ||
| US4606057A (en) | Arrangement for checking the counting function of counters | |
| JP2724781B2 (ja) | 誤り率検出回路 | |
| SU1080182A2 (ru) | Устройство дл приема последовательных кодов | |
| JP3063291B2 (ja) | 回線監視回路 | |
| RU1797118C (ru) | Многоканальный сигнатурный анализатор | |
| SU1129723A1 (ru) | Устройство дл формировани импульсных последовательностей | |
| JPH0425740B2 (ja) | ||
| JP2523170B2 (ja) | バ―スト誤り検出回路 | |
| SU1363214A1 (ru) | Устройство дл формировани остатка по произвольному модулю от числа | |
| JPS62188442A (ja) | 計数回路 | |
| SU888123A1 (ru) | Устройство дл контрол цифровых объектов | |
| JPS606143B2 (ja) | 入力デ−タ状変検出回路 | |
| JPH0316313A (ja) | パルス欠如検出器 | |
| KR100419253B1 (ko) | 이 쓰리 데이터 프레임 펄스 위치 검출 장치 | |
| SU553588A1 (ru) | Цифровой измеритель центра пр моугольных видеоимпульсов |