JPS60169222A - 誤り計数回路 - Google Patents
誤り計数回路Info
- Publication number
- JPS60169222A JPS60169222A JP59024741A JP2474184A JPS60169222A JP S60169222 A JPS60169222 A JP S60169222A JP 59024741 A JP59024741 A JP 59024741A JP 2474184 A JP2474184 A JP 2474184A JP S60169222 A JPS60169222 A JP S60169222A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- trigger pulse
- error
- period
- counting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
不発明は誤り計数回路に関し、特に誤りパルスを計数す
ることで誤フ率を判定する誤り計数回路に関する。
ることで誤フ率を判定する誤り計数回路に関する。
誤り率を判足するこの種の誤シ計数回路として、−足時
間Ｔの間にに個以上の誤りパルスが計数される回数がＮ
回連続したときに警報信号を送出する方式がある。ここ
でＴ、に、Ｈの値は、伝送路における誤りがある確率過
程、たとえばポアソン過程に従うとして判足すべき誤り
率に対応してそれぞれ決足される。なお、Ｔ、に、Ｎの
値の計算法についての詳細説明は省略する。
間Ｔの間にに個以上の誤りパルスが計数される回数がＮ
回連続したときに警報信号を送出する方式がある。ここ
でＴ、に、Ｈの値は、伝送路における誤りがある確率過
程、たとえばポアソン過程に従うとして判足すべき誤り
率に対応してそれぞれ決足される。なお、Ｔ、に、Ｎの
値の計算法についての詳細説明は省略する。
第１図は従来のこの樵の誤り計数回路金示すブロック図
で、−足時間Ｔの間に、に個以上の誤フパルスが計数さ
れる回数が３回連続したとき誤り警報信号を出力するも
のである。
で、−足時間Ｔの間に、に個以上の誤フパルスが計数さ
れる回数が３回連続したとき誤り警報信号を出力するも
のである。
図において、トリガパルス発生回路１は、たとえば−足
周期Ｔｆｔ送出する発振回路１１と、遅延回路１２と、
遅延回路１２の出力を反転させるインバータ１３と１発
振回路１１およびインバータ１３の出力の論理積をつく
るアンドゲート回路１４とから構成され、−足周期Ｔの
トリガパルスを送出する。計数回路２はトリガパルスの
一足周期Ｔ門に入力する、誤りパルス２０１を計数し、
前述の確率過程よシ決定したに個以上の誤フバルスを計
数した場合、計数回路２の出力状態が変化し、−足周期
Ｔのトリガパルスにより出力状態が消去されるまで出力
状態を保持する。記憶回路３は確率過程よフ足められた
３個の記憶部を有し記憶内容により誤り警報信号を送出
する。すなわち、シフトレジスタ回路３１，３２．３３
および各段の出力の論理積を出力するアンドゲート回路
３４で構成され、計数回路２の出力状態がトリガパルス
発生回路１から送出されるトリガパルスよシ消去される
直前にトリガパルスにより計数回路２の出力状態をシフ
トし記憶する。計数回路２かに個以上の誤りバルスを計
数し、出力が変化した状態が３回連続したとき、アンド
ゲート回路３４よフ誤フ警報信号が送出される。
周期Ｔｆｔ送出する発振回路１１と、遅延回路１２と、
遅延回路１２の出力を反転させるインバータ１３と１発
振回路１１およびインバータ１３の出力の論理積をつく
るアンドゲート回路１４とから構成され、−足周期Ｔの
トリガパルスを送出する。計数回路２はトリガパルスの
一足周期Ｔ門に入力する、誤りパルス２０１を計数し、
前述の確率過程よシ決定したに個以上の誤フバルスを計
数した場合、計数回路２の出力状態が変化し、−足周期
Ｔのトリガパルスにより出力状態が消去されるまで出力
状態を保持する。記憶回路３は確率過程よフ足められた
３個の記憶部を有し記憶内容により誤り警報信号を送出
する。すなわち、シフトレジスタ回路３１，３２．３３
および各段の出力の論理積を出力するアンドゲート回路
３４で構成され、計数回路２の出力状態がトリガパルス
発生回路１から送出されるトリガパルスよシ消去される
直前にトリガパルスにより計数回路２の出力状態をシフ
トし記憶する。計数回路２かに個以上の誤りバルスを計
数し、出力が変化した状態が３回連続したとき、アンド
ゲート回路３４よフ誤フ警報信号が送出される。
このように誤シ計数回路はＮ段シフトレジスタ回路を有
するため、突発的誤判による誤フ警報信号の送出全防止
できるが、誤り警報信号の送出にはトリガパルス発生回
路より送出されるトリガパルスの一足周期ＴＬＤＮ倍の
時間を要するため、検出可能最小誤り率を小さくするに
従いトリガパルスの一足周期Ｔは大きくなフ、誤り警報
信号送出に時間を要する。
するため、突発的誤判による誤フ警報信号の送出全防止
できるが、誤り警報信号の送出にはトリガパルス発生回
路より送出されるトリガパルスの一足周期ＴＬＤＮ倍の
時間を要するため、検出可能最小誤り率を小さくするに
従いトリガパルスの一足周期Ｔは大きくなフ、誤り警報
信号送出に時間を要する。
すなわち、従来は検出可能最小誤り率に比較し十分大き
い誤〕率の状態の誤シバルスが入力された場合でも、誤
シ警報信号の送出には常に検出可能最小課υ率に対応し
た時間を与えるトリガパルスの一定周期ＴのＮ倍の時間
を要し、誤り検出時間の損失が大きかった。
い誤〕率の状態の誤シバルスが入力された場合でも、誤
シ警報信号の送出には常に検出可能最小課υ率に対応し
た時間を与えるトリガパルスの一定周期ＴのＮ倍の時間
を要し、誤り検出時間の損失が大きかった。
本発明の目的はこのような欠点を除去し、検出可能最小
誤フ率に比較し、十分大きい誤り率の状態の誤りバルス
が入力しに場合には短時間で誤り警報信号を送出できる
回路を提供することにある。
誤フ率に比較し、十分大きい誤り率の状態の誤りバルス
が入力しに場合には短時間で誤り警報信号を送出できる
回路を提供することにある。
不発明によればトリガパルスを発生するトリガパルス発
生回路と、トリガパルスの周期によって足められた期間
誤シパルスを計数し所足の誤フ数に達したときにその出
力レベルを変化し１次のトリガパルスによってリセット
され、再び計数を開始する計数回路と、前記計数回路の
出力レベルの変化回数′ｆ：、！ｉピ憶する記憶回路と
を含み、所足の変化回数に達した時に警報信号を発生す
る誤カ計数回路において、前記トリガパルス発生回路の
発生する周期の長い第１のトリガパルスと周期の短い第
２のトリガパルスを選択する選択回路を含み。
生回路と、トリガパルスの周期によって足められた期間
誤シパルスを計数し所足の誤フ数に達したときにその出
力レベルを変化し１次のトリガパルスによってリセット
され、再び計数を開始する計数回路と、前記計数回路の
出力レベルの変化回数′ｆ：、！ｉピ憶する記憶回路と
を含み、所足の変化回数に達した時に警報信号を発生す
る誤カ計数回路において、前記トリガパルス発生回路の
発生する周期の長い第１のトリガパルスと周期の短い第
２のトリガパルスを選択する選択回路を含み。
この選択回路は通常前記第１のトリガパルスを選択し、
前記計数回路の出力レベルが変化した時前記第２のトリ
ガパルスを選択して前記計数回路に供給する誤り計数回
路が得られる。
前記計数回路の出力レベルが変化した時前記第２のトリ
ガパルスを選択して前記計数回路に供給する誤り計数回
路が得られる。
次に本発明の実施例について、図面を参照して詳細に説
明する。
明する。
第２図は不発明の一実施例を示すプｏ、り図である１図
において、Ｗ、１図と同一部分は同一記号で示し、その
説明は省略しである。
において、Ｗ、１図と同一部分は同一記号で示し、その
説明は省略しである。
トリガパルス発生回路５は発振回路５１と１発振回路５
１の出力信号を分周する分周回路５２と。
１の出力信号を分周する分周回路５２と。
分周回路５２に比べ低周波数を出力する分周回路５３と
、微小時間遅延する遅延回路５４．５５と。
、微小時間遅延する遅延回路５４．５５と。
遅延回路５４．５５の出力を反転するインバータ５６．
５７と、インバータ５６．５７の出力と分周回路５２．
５３との論理積を出力するアンドゲート回路５８，５ｇ
とを含む、トリガパルス発生回路５の出力は選択回路６
に供給される。
５７と、インバータ５６．５７の出力と分周回路５２．
５３との論理積を出力するアンドゲート回路５８，５ｇ
とを含む、トリガパルス発生回路５の出力は選択回路６
に供給される。
選択回路６はアンドゲート回路５９の出力を反転させる
インバータ６１と、アンドゲート［ｇｌ回路８の出力と
計数回路２の出力との否定論堆積を出力するナントゲー
ト回路６２と、ナントゲート回路６２の出力とイレバー
タ６１の否定論理積全出方するナントゲート回路６３と
を含む・ 次に不実施例の動作について第３図（ａ）〜−に示す波
形図と共に説明する。
インバータ６１と、アンドゲート［ｇｌ回路８の出力と
計数回路２の出力との否定論堆積を出力するナントゲー
ト回路６２と、ナントゲート回路６２の出力とイレバー
タ６１の否定論理積全出方するナントゲート回路６３と
を含む・ 次に不実施例の動作について第３図（ａ）〜−に示す波
形図と共に説明する。
分周回路５２は、第３図（ａ）に示すように短い周期の
出力信号５０１を発生し１分周回路５３は第３図ｆｂｌ
に示すように長い周期Ｔの出力信号５０２を発生する。
出力信号５０１を発生し１分周回路５３は第３図ｆｂｌ
に示すように長い周期Ｔの出力信号５０２を発生する。
これら出力信号５０１．５０２／Ｉ′ｉインバータ５６
．５７でそれぞれ同図（Ｃ１，（ｄ）に示す出力信号５
０３．５０４となる。アンドゲート回路５８．５９の出
力信号５０５，５０６はそれぞれ同図ｆ５１）、 ｉｆ
）に示すよ５に短い周期のトリガパルス、長い周期（η
のトリガパルスとなる。出力信号５０６の周期（力はボ
アノン過程に従う確率分布によりめた値に等しい、計数
回路２はアンドゲート回路５９の出力信号５０６のトリ
ガの間隔時間（周期Ｔ）に比較し短時間で誤りパルス全
一定数に以上計数すると、同図ｆｇｌに示すように出力
信号２０２が変化する。この変化時にナントゲート回路
６２の出力信号６０１は同図（ｈ）に示す信号となり、
出力信号６０１とインバータ６１の舌足論理積を出力す
るナントゲート回路６３の出力信号６０２は、同図（ｉ
）に示すトリガパルスとなる。出力信号６０２により計
数回路２の出力信号２０２の状態は同図（ハに示すよう
にシフトレジスタ３１に記憶され、かつ計数回路２およ
び分周回路５２．５３の内容はクリアされる。これによ
って分周回路５２゜５３は再び発振回路５１の出力信号
の分周を開始し、計数回路２は誤りパルスの計数を開始
する。
．５７でそれぞれ同図（Ｃ１，（ｄ）に示す出力信号５
０３．５０４となる。アンドゲート回路５８．５９の出
力信号５０５，５０６はそれぞれ同図ｆ５１）、 ｉｆ
）に示すよ５に短い周期のトリガパルス、長い周期（η
のトリガパルスとなる。出力信号５０６の周期（力はボ
アノン過程に従う確率分布によりめた値に等しい、計数
回路２はアンドゲート回路５９の出力信号５０６のトリ
ガの間隔時間（周期Ｔ）に比較し短時間で誤りパルス全
一定数に以上計数すると、同図ｆｇｌに示すように出力
信号２０２が変化する。この変化時にナントゲート回路
６２の出力信号６０１は同図（ｈ）に示す信号となり、
出力信号６０１とインバータ６１の舌足論理積を出力す
るナントゲート回路６３の出力信号６０２は、同図（ｉ
）に示すトリガパルスとなる。出力信号６０２により計
数回路２の出力信号２０２の状態は同図（ハに示すよう
にシフトレジスタ３１に記憶され、かつ計数回路２およ
び分周回路５２．５３の内容はクリアされる。これによ
って分周回路５２゜５３は再び発振回路５１の出力信号
の分周を開始し、計数回路２は誤りパルスの計数を開始
する。
計数回路２おいて、アンドゲート回路５９の出力信号５
０６のトリガの周期Ｔに比較し短時間で誤ｆ） パルス
を一定数に以上計数する状態が３回連続すると、記憶回
路３のシフトレジスタ３１．３２゜３３の出力信号３０
１，３０２．３０・３はそれぞれ同図ｔｊｌ、 ｆｋ）
ｔ （１）に示す信号となり、３回目の出力信号６０２
０発生によりアンドゲート回路３４の出カーｔｇ号３０
４は同図−に示すように状態が変化する。すなわち出力
信号３０４は誤り警報信号となる。
０６のトリガの周期Ｔに比較し短時間で誤ｆ） パルス
を一定数に以上計数する状態が３回連続すると、記憶回
路３のシフトレジスタ３１．３２゜３３の出力信号３０
１，３０２．３０・３はそれぞれ同図ｔｊｌ、 ｆｋ）
ｔ （１）に示す信号となり、３回目の出力信号６０２
０発生によりアンドゲート回路３４の出カーｔｇ号３０
４は同図−に示すように状態が変化する。すなわち出力
信号３０４は誤り警報信号となる。
以上のように不実施例では、誤シバルスを一定数計数し
たときの計数回路２の出力状態の変化により、選択回路
６のナントゲート回路６３からアンドゲート回路５８の
短い周期の出力トリガパルスが送出され、このパルスに
より計数回路がクリアされ次の計数全開始し、かつ計数
回路の状態変化が記憶されるので、連続して発生する課
シバルスを短時間で検出できる。
たときの計数回路２の出力状態の変化により、選択回路
６のナントゲート回路６３からアンドゲート回路５８の
短い周期の出力トリガパルスが送出され、このパルスに
より計数回路がクリアされ次の計数全開始し、かつ計数
回路の状態変化が記憶されるので、連続して発生する課
シバルスを短時間で検出できる。
なお、計数回路２は、誤シパルスを一足数計数しなかっ
たときは、出力状態が変化せず、′モ”レベルのままで
ある。
たときは、出力状態が変化せず、′モ”レベルのままで
ある。
以上説明したように本発明では、トリガパルス発生回路
が確率過程よシ導びいた検出可能最小誤り率に対応した
時間を与える一足周期Ｔのトリガパルスのほかに周期Ｔ
より短かい一定周期ｔのトリガパルスを送出し５選択回
路では誤勺パルスを計数する計数回路の出力状態に応じ
て、上記のトリガパルスの一方を選択し、その選択回路
の出方トリガパルスにより計数回路の出方状Ｍを記憶回
路に記憶させ、かつ計数回路とトリガパルス発生回路と
をクリアして誤フバルスの計数を開始できる構成にした
ため、短時間で誤り警報信号を送出できる。
が確率過程よシ導びいた検出可能最小誤り率に対応した
時間を与える一足周期Ｔのトリガパルスのほかに周期Ｔ
より短かい一定周期ｔのトリガパルスを送出し５選択回
路では誤勺パルスを計数する計数回路の出力状態に応じ
て、上記のトリガパルスの一方を選択し、その選択回路
の出方トリガパルスにより計数回路の出方状Ｍを記憶回
路に記憶させ、かつ計数回路とトリガパルス発生回路と
をクリアして誤フバルスの計数を開始できる構成にした
ため、短時間で誤り警報信号を送出できる。
第１図は従来の誤り計数回路を示すブロック１図。
第２図は不発明の一実施例を示すブロック図、第３図は
第２図に示す一実施例の動作を示す波形図である。 １．５・・・・・・トリガパルス発生回路、２・旧・・
計数回路、３・・・・・・記憶回路、６・・・・・・選
択回路、１１゜５１・・・・・・発振回路、１２．５４
．５５・山・・遅延回路、１３，５６，５７，６１・・
・・・・インバータ、１４．５８，５９，３４・出・・
アンドゲート回路。 ３１．３２．３３・・印・７す、プフロ、プ回路％６２
゜６３・・・・・・ナントゲート回路％ ５０１〜５０
６゜６０１．６０２，２０１．２９２，３０１〜３０４
・・・・・・出力信号。
第２図に示す一実施例の動作を示す波形図である。 １．５・・・・・・トリガパルス発生回路、２・旧・・
計数回路、３・・・・・・記憶回路、６・・・・・・選
択回路、１１゜５１・・・・・・発振回路、１２．５４
．５５・山・・遅延回路、１３，５６，５７，６１・・
・・・・インバータ、１４．５８，５９，３４・出・・
アンドゲート回路。 ３１．３２．３３・・印・７す、プフロ、プ回路％６２
゜６３・・・・・・ナントゲート回路％ ５０１〜５０
６゜６０１．６０２，２０１．２９２，３０１〜３０４
・・・・・・出力信号。
Claims (1)
- トリガパルスを発生するトリガパルス発生回路と、トリ
ガパルスの周期によって足められた期間誤りバルスを計
数し所定の誤シ数に達したときにその出力レベルを変化
し、次のトリガパルスによってリセットされ再び計数を
開始する計数回路と、前記計数回路の出力レベルの変化
回数を記憶する記憶回路とを含み、所定の変化回数に達
した時に警報信号を発生する誤フ計数回路において、前
記トリガパルス発生回路の発生する周期の長い第１のト
リガパルスと周期の短い第２のトリガパルスを選択する
選択回路を含み、この選択回路は通常前記第１のトリガ
パルスを選択し、前記計数回路の出力レベルが変化した
時前記第２のトリガパルスを選択して前記計数回路に供
給する誤カ計数回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59024741A JPS60169222A (ja) | 1984-02-13 | 1984-02-13 | 誤り計数回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59024741A JPS60169222A (ja) | 1984-02-13 | 1984-02-13 | 誤り計数回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60169222A true JPS60169222A (ja) | 1985-09-02 |
Family
ID=12146571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59024741A Pending JPS60169222A (ja) | 1984-02-13 | 1984-02-13 | 誤り計数回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60169222A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63142913A (ja) * | 1986-12-05 | 1988-06-15 | Fujitsu Ltd | 入力信号断検出回路 |
| JPH05191384A (ja) * | 1992-01-10 | 1993-07-30 | Fujitsu Ltd | 誤り率検出回路 |
| US6008655A (en) * | 1996-08-20 | 1999-12-28 | Nec Corporation | Frequency divider testing circuit clock-sampling window variable with divider output |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54147707A (en) * | 1978-05-11 | 1979-11-19 | Fujitsu Ltd | Monitor system for line error rate |
-
1984
- 1984-02-13 JP JP59024741A patent/JPS60169222A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54147707A (en) * | 1978-05-11 | 1979-11-19 | Fujitsu Ltd | Monitor system for line error rate |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63142913A (ja) * | 1986-12-05 | 1988-06-15 | Fujitsu Ltd | 入力信号断検出回路 |
| JPH05191384A (ja) * | 1992-01-10 | 1993-07-30 | Fujitsu Ltd | 誤り率検出回路 |
| US6008655A (en) * | 1996-08-20 | 1999-12-28 | Nec Corporation | Frequency divider testing circuit clock-sampling window variable with divider output |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3567916A (en) | Apparatus for parity checking a binary register | |
| US4099668A (en) | Monitoring circuit | |
| US3395353A (en) | Pulse width discriminator | |
| JPS60169222A (ja) | 誤り計数回路 | |
| US4007358A (en) | Count control system for coin counting machine | |
| US4203030A (en) | Method and structure for detecting recycling of polynomial counters | |
| EP0673121A2 (en) | Phase lock detector | |
| JP2000009809A (ja) | 誤設定検出機能を具備したｉｃ試験装置 | |
| JPS60144040A (ja) | 誤り計数装置 | |
| JP2580940B2 (ja) | ゲートパルス幅測定回路 | |
| US4171479A (en) | Method and device for the reading of data | |
| JP2724781B2 (ja) | 誤り率検出回路 | |
| JP3164904B2 (ja) | 入力信号断検出方式 | |
| KR100186315B1 (ko) | 프로그램어블 카운터 | |
| JP2598547Y2 (ja) | 半導体試験装置用パターン発生器 | |
| SU993260A1 (ru) | Устройство дл логического управлени | |
| RU1793534C (ru) | Генератор случайного потока импульсов | |
| JPS6213697B2 (ja) | ||
| JPS606143B2 (ja) | 入力デ−タ状変検出回路 | |
| JP2523170B2 (ja) | バ―スト誤り検出回路 | |
| JPH04604Y2 (ja) | ||
| SU888123A1 (ru) | Устройство дл контрол цифровых объектов | |
| SU1129723A1 (ru) | Устройство дл формировани импульсных последовательностей | |
| US3121842A (en) | memory | |
| JPS62188442A (ja) | 計数回路 |