JPS58219857A - デイジタル情報伝送方式 - Google Patents
デイジタル情報伝送方式Info
- Publication number
- JPS58219857A JPS58219857A JP57102021A JP10202182A JPS58219857A JP S58219857 A JPS58219857 A JP S58219857A JP 57102021 A JP57102021 A JP 57102021A JP 10202182 A JP10202182 A JP 10202182A JP S58219857 A JPS58219857 A JP S58219857A
- Authority
- JP
- Japan
- Prior art keywords
- block
- additional information
- crcc
- output
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はメインデータブロックに分割挿入された、付加
情報のディジタル情報伝送方式に関するものである。
情報のディジタル情報伝送方式に関するものである。
従来、メインデータブロックに分割挿入された付加情報
ブロックのブロック同期は、第１図に示すように、付加
情報ブロック中に同期パターンを挿入し、これをパター
ン検出回路を通して検出する方式が採られている０ 以下、図に従って従来の付加情報ブロックの同期検出方
式を説明する。第１図において、（ａ）は伝送信号の構
成図、（ｂ）は（ａ）より抽出した、付加情報信号の構
成図、（（り 、 （ｄ）は従来方式の付加情報ブロッ
ク同期信号検出回路のブロック図である。信号構成図中
、Ｓ 、 Ｓ／で示した部分は同期パターン、Ｄ、Ｄ’
で示した部分はメイン、付加情報のそれぞれデータ部分
である。また、第１図（ｃ） 、 （ｄ）において、１
は付加情報抽出回路。
ブロックのブロック同期は、第１図に示すように、付加
情報ブロック中に同期パターンを挿入し、これをパター
ン検出回路を通して検出する方式が採られている０ 以下、図に従って従来の付加情報ブロックの同期検出方
式を説明する。第１図において、（ａ）は伝送信号の構
成図、（ｂ）は（ａ）より抽出した、付加情報信号の構
成図、（（り 、 （ｄ）は従来方式の付加情報ブロッ
ク同期信号検出回路のブロック図である。信号構成図中
、Ｓ 、 Ｓ／で示した部分は同期パターン、Ｄ、Ｄ’
で示した部分はメイン、付加情報のそれぞれデータ部分
である。また、第１図（ｃ） 、 （ｄ）において、１
は付加情報抽出回路。
２は同期信号検出回路、３は同期ノくターン検出回路、
４は同期信号出力ゲート回路、５は同期信号検出窓制御
回路である。
４は同期信号出力ゲート回路、５は同期信号検出窓制御
回路である。
第１図（ｃ）のデータ入力端子から付加情報抽出回路１
−に入力された第１図（ａ）構成の信号は、メインデー
タ出力と付加情報信号（第１図（ｂ））に分けられる。
−に入力された第１図（ａ）構成の信号は、メインデー
タ出力と付加情報信号（第１図（ｂ））に分けられる。
付加情報ブロックは同期信号部分Ｓ′と情報データ部分
Ｄ′から成り、同期信号検出回路２に入力される。同期
信号検出回路には、第１図（ｂ）のような信号列からブ
ロックの切れ目に挿入された同期パターンＳ′を検出し
、同期信号を出力する。
Ｄ′から成り、同期信号検出回路２に入力される。同期
信号検出回路には、第１図（ｂ）のような信号列からブ
ロックの切れ目に挿入された同期パターンＳ′を検出し
、同期信号を出力する。
ところが、同期信号パターンＳ′と同一のパターンが情
報データＤ′中に表われる場合があり、このようなパタ
ーンを同期信号として検出すると、付加情報データの区
切りを誤り、正しい情報が得られない。従って、同期信
号検出回路２は第１図（ｄ）に示すように構成し、情報
データ中の同期パターンと、同一のパターンを排除する
方法がとられる。
報データＤ′中に表われる場合があり、このようなパタ
ーンを同期信号として検出すると、付加情報データの区
切りを誤り、正しい情報が得られない。従って、同期信
号検出回路２は第１図（ｄ）に示すように構成し、情報
データ中の同期パターンと、同一のパターンを排除する
方法がとられる。
同期パターン検出回路６が同期パターンを検出すると、
その出力は同期信号出力ゲート回路４に入力される。一
方、同期信号は等間隔に挿入されており、同期信号出力
は同期信号検出窓制御回路５Ｖｃ入力され、同期信号検
出窓制御回路５は出力された同期信号からの時間経過を
計測し、次の同期信号が来る時間の周辺で同期信号出力
ゲート４に制御信号を送り、同期パターン検出回路５の
出力を同期信号出力として外部に出力する。従って、情
報データＤ′の領域では同期パターンを検出しても同期
信号出力は出力されず、同期の誤動作を防止する。
その出力は同期信号出力ゲート回路４に入力される。一
方、同期信号は等間隔に挿入されており、同期信号出力
は同期信号検出窓制御回路５Ｖｃ入力され、同期信号検
出窓制御回路５は出力された同期信号からの時間経過を
計測し、次の同期信号が来る時間の周辺で同期信号出力
ゲート４に制御信号を送り、同期パターン検出回路５の
出力を同期信号出力として外部に出力する。従って、情
報データＤ′の領域では同期パターンを検出しても同期
信号出力は出力されず、同期の誤動作を防止する。
以上述べたように、従沫の付加情報ブロック同期方法で
は、同期信号の検出に、誤検出を防止するための手段が
必要であり、必然的に回路規模の増大につながる。また
、付加情報ブロック中に同期パターンを挿入するため、
伝送効率の低下という問題がある。
は、同期信号の検出に、誤検出を防止するための手段が
必要であり、必然的に回路規模の増大につながる。また
、付加情報ブロック中に同期パターンを挿入するため、
伝送効率の低下という問題がある。
本発明の目的は２種類のディジタルデータの伝送に関し
上記した従来技術の欠点を無くし、伝送データ中の付加
情報中に付加情報の同期情報を持たせる事による伝送効
率の低下を排除しかつ受信側で信号分離する際に正確な
付加情報同期信号抽出を簡単な回路構成により実現する
ディジタル情報伝送方式を提供することにある。
上記した従来技術の欠点を無くし、伝送データ中の付加
情報中に付加情報の同期情報を持たせる事による伝送効
率の低下を排除しかつ受信側で信号分離する際に正確な
付加情報同期信号抽出を簡単な回路構成により実現する
ディジタル情報伝送方式を提供することにある。
２種のディジタルデータを合わせ伝送する際ニメインデ
ータ１ブロックに付加情報１ブロツクの一部を挿入した
ものに伝送中の誤りを検出する為にＣＲＣＣ（巡回符号
）を付加するが、本発明はこのＣＲＣＣ発生器を付加情
報の部分が先頭であるか否かＫよシ区別して伝送し、受
信側ではこれに応じた２種のＣＲＣ演算回路により並列
処理を行い伝送誤り情報と付加情報同期信号抽出を行う
ことにある。
ータ１ブロックに付加情報１ブロツクの一部を挿入した
ものに伝送中の誤りを検出する為にＣＲＣＣ（巡回符号
）を付加するが、本発明はこのＣＲＣＣ発生器を付加情
報の部分が先頭であるか否かＫよシ区別して伝送し、受
信側ではこれに応じた２種のＣＲＣ演算回路により並列
処理を行い伝送誤り情報と付加情報同期信号抽出を行う
ことにある。
本発明の実施例として送信側のブロック図及び信号例を
第２図、受信側のブロック図を第３図に示す。送信側は
、メインデータ出力回路６サプデータ出力回路７．同期
信号発生器８゜ＣＲＣＣ発生器９．ｉｎ、切換回路１１
．加算器１２受信側はＣＲＣＣ演算器１３・１４．クロ
ックカウンタ１ｓ、ＮＯＲゲート１６により成る。以下
各部の動作を第２図、第３図に従い説明する。送信側で
は、メインデータ出力回路６によりブロック分割された
メインデータに１サブデ一タ出力回路７による付加情報
を加え、これを入力として生成多項式の異なる２つのＣ
ＲＣＣ発生器９・１０で並列してＣＲＣＣの生成を行う
。生成多項式としては１６ビツトＣＲＣＣで、Ｇｌ（Ｘ
）＝ Ｘ” ”ｘ１２＋ ｘ’ ＋ １ 、 Ｇ２（Ｘ
）： Ｘ’６＋ ｚｌｌ ＋ Ｘ’＋１が相反多項式と
して知られている。今ＣＲＣＣ発生器９・１０がそれぞ
れＧ１←）、Ｇｚ伝）と対応しているとする。
第２図、受信側のブロック図を第３図に示す。送信側は
、メインデータ出力回路６サプデータ出力回路７．同期
信号発生器８゜ＣＲＣＣ発生器９．ｉｎ、切換回路１１
．加算器１２受信側はＣＲＣＣ演算器１３・１４．クロ
ックカウンタ１ｓ、ＮＯＲゲート１６により成る。以下
各部の動作を第２図、第３図に従い説明する。送信側で
は、メインデータ出力回路６によりブロック分割された
メインデータに１サブデ一タ出力回路７による付加情報
を加え、これを入力として生成多項式の異なる２つのＣ
ＲＣＣ発生器９・１０で並列してＣＲＣＣの生成を行う
。生成多項式としては１６ビツトＣＲＣＣで、Ｇｌ（Ｘ
）＝ Ｘ” ”ｘ１２＋ ｘ’ ＋ １ 、 Ｇ２（Ｘ
）： Ｘ’６＋ ｚｌｌ ＋ Ｘ’＋１が相反多項式と
して知られている。今ＣＲＣＣ発生器９・１０がそれぞ
れＧ１←）、Ｇｚ伝）と対応しているとする。
サブデータ出力回路７において付加情報がサブデータブ
ロックの先頭か否かの信号をマルチプレクサ１１に出力
し、先頭であればマルチプレクサ１１はＣＲＣＣ発生器
１０の出力を、途中であればＣＲＣＣ発生器９の出力を
選択する。メインデータのブロックの区切シを表わす同
期信号の発生器８の出力とメインデータ出力回路６．サ
ブデータ出力回路７．マルチプレクサ１１の出力は加算
器１２により第２図に示す様に時間軸上に展開、伝送さ
れる。受信側では、２種の生成多項式〇ｌ（（転）、
Ｇ２転）に対応した２種めＣＲＣＣ演算器１３．１４を
設は伝送されたデータに対し並列でＣＲＣＣの演算を行
う。このＣＲＣＣ演算器におけるデータシフトクロック
を共通入力とするクロックカウンタ１５出力によりＣＲ
ＣＣ演算結果がラッチされる。ＣＲＣＣ演算結果０．
Ｋ、で１とすると伝送系で誤りを生じた場合演算器１６
・１４の出力は共に０となり、伝送系に誤りがなく付加
情報がサブデータブロック先頭の場合演算器１３・１４
の出力が０・１．サブデータブロック途中の場合１・０
となる。したがって伝送系誤りの検出回路としてはＣＲ
ＣＣ演算器１３・１４出力を入力とするＮＯＲゲート１
６で構成可能で、付加情報の同期信号はＣＲＣＣ演算回
路１４の出力により検出可能となる。
ロックの先頭か否かの信号をマルチプレクサ１１に出力
し、先頭であればマルチプレクサ１１はＣＲＣＣ発生器
１０の出力を、途中であればＣＲＣＣ発生器９の出力を
選択する。メインデータのブロックの区切シを表わす同
期信号の発生器８の出力とメインデータ出力回路６．サ
ブデータ出力回路７．マルチプレクサ１１の出力は加算
器１２により第２図に示す様に時間軸上に展開、伝送さ
れる。受信側では、２種の生成多項式〇ｌ（（転）、
Ｇ２転）に対応した２種めＣＲＣＣ演算器１３．１４を
設は伝送されたデータに対し並列でＣＲＣＣの演算を行
う。このＣＲＣＣ演算器におけるデータシフトクロック
を共通入力とするクロックカウンタ１５出力によりＣＲ
ＣＣ演算結果がラッチされる。ＣＲＣＣ演算結果０．
Ｋ、で１とすると伝送系で誤りを生じた場合演算器１６
・１４の出力は共に０となり、伝送系に誤りがなく付加
情報がサブデータブロック先頭の場合演算器１３・１４
の出力が０・１．サブデータブロック途中の場合１・０
となる。したがって伝送系誤りの検出回路としてはＣＲ
ＣＣ演算器１３・１４出力を入力とするＮＯＲゲート１
６で構成可能で、付加情報の同期信号はＣＲＣＣ演算回
路１４の出力により検出可能となる。
本発明によれば、メインデータのブロックに付加情報ブ
ロックの一部を加え伝送する系において付加情報の同期
信号を伝送データ中の付加情報部分に加える事無く、伝
送系の誤り検出の為のＣＲＣＣを利用し比較的簡単な回
路で正確な付加情報同期信号抽出が可能となり伝送効率
の高い伝送方式が実現できる。
ロックの一部を加え伝送する系において付加情報の同期
信号を伝送データ中の付加情報部分に加える事無く、伝
送系の誤り検出の為のＣＲＣＣを利用し比較的簡単な回
路で正確な付加情報同期信号抽出が可能となり伝送効率
の高い伝送方式が実現できる。
第１図（ａ） 、 （ｂ）は従来方式の信号の構成図、
第１図（Ｃ） 、 （ｄ）は従来方式の付加情報ブロッ
ク同期信号検出回路のブロック図、第２図は本発明の実
施例における送信側ブロック図及び伝送信号例、第３図
は本発明における受信側の誤り検出回路及び付加情報の
同期信号検出回路のブロック図である。 ６・・・メインデータ出力回路 ７・・・サブデー、タ出力回路 ８・・・同期信号発生器 ９・１０・・・ＣＲＣＣ発生器 １１・・・マルチプレクサ １２・・・加算器１３・１
４・・・ＣＲＣＣ演算回路 １５・・・クロックカウンタ １６・・・ＮＯＲゲート 代理人弁理士 薄 １）利 ４゛゛ も １ 旧 昆 ２ 国 ム 嶌 ３．旧
第１図（Ｃ） 、 （ｄ）は従来方式の付加情報ブロッ
ク同期信号検出回路のブロック図、第２図は本発明の実
施例における送信側ブロック図及び伝送信号例、第３図
は本発明における受信側の誤り検出回路及び付加情報の
同期信号検出回路のブロック図である。 ６・・・メインデータ出力回路 ７・・・サブデー、タ出力回路 ８・・・同期信号発生器 ９・１０・・・ＣＲＣＣ発生器 １１・・・マルチプレクサ １２・・・加算器１３・１
４・・・ＣＲＣＣ演算回路 １５・・・クロックカウンタ １６・・・ＮＯＲゲート 代理人弁理士 薄 １）利 ４゛゛ も １ 旧 昆 ２ 国 ム 嶌 ３．旧
Claims (1)
- ディジタルデータの一定量から成るブロックごとに、メ
インデータ以外の、やはり一定量から成る付加情報ブロ
ックのデータを１ないしは数ビットずつ分割挿入して伝
送ブロックを構成し、伝送ブロックごとに伝送中に発生
した符号誤りを検出するためのＣＲＣＣ（巡回符号）を
付加して伝送する情報伝送方式において、付加情報ブロ
ックの先頭のビットが挿入された伝送ブロックと、付加
情報ブロックの先頭のピットが挿入されていない伝送ブ
ロックとで、ＣＲＣＣの生成多項式が異なることを特徴
とするディジタル情報伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57102021A JPS58219857A (ja) | 1982-06-16 | 1982-06-16 | デイジタル情報伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57102021A JPS58219857A (ja) | 1982-06-16 | 1982-06-16 | デイジタル情報伝送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58219857A true JPS58219857A (ja) | 1983-12-21 |
Family
ID=14316090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57102021A Pending JPS58219857A (ja) | 1982-06-16 | 1982-06-16 | デイジタル情報伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58219857A (ja) |
-
1982
- 1982-06-16 JP JP57102021A patent/JPS58219857A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3336467A (en) | Simultaneous message framing and error detection | |
| EP0366331B1 (en) | System and method for error detection in the result of an arithmetic operation | |
| US4789956A (en) | Maximum negative number detector | |
| JPH01206750A (ja) | ブロック同期方式 | |
| EP0262944B1 (en) | Error correction apparatus | |
| JPS62222732A (ja) | デジタル同期信号復号方法及び装置 | |
| JPS58219857A (ja) | デイジタル情報伝送方式 | |
| JP2824741B2 (ja) | Ａｔｍセル検出器 | |
| JPS58220545A (ja) | デイジタル伝送方式 | |
| JPH04302242A (ja) | 信号伝送方法及びその装置 | |
| JPH06252874A (ja) | ワード同期検出回路 | |
| JPS58220546A (ja) | デイジタルデ−タ伝送方式 | |
| JPH0787090A (ja) | 巡回符号検出方法及び装置 | |
| JPH08316967A (ja) | データ伝送装置 | |
| JP2663441B2 (ja) | 同期信号検出方法 | |
| JPH0514301A (ja) | ポインタ処理回路 | |
| JP2004173199A (ja) | 巡回符号を用いた誤り訂正回路 | |
| JP2000124960A (ja) | 変換方法、復調方法、変換装置、及び復調装置 | |
| JPS58178652A (ja) | フレ−ム信号伝送方式 | |
| JP2827503B2 (ja) | 同期状態監視パルス作成回路 | |
| JP2728410B2 (ja) | フレーム同期装置 | |
| JPH0964848A (ja) | 巡回冗長符号誤り検査方式 | |
| JP2780503B2 (ja) | パリティチェック検出回路 | |
| JPH05315972A (ja) | 短縮ｂｃｈ符号誤り訂正方式の位相確定方法 | |
| SU501491A2 (ru) | Устройство дл определени достоверности информации,передаваемой циклическим кодом |