JPH04302242A

JPH04302242A - 信号伝送方法及びその装置

Info

Publication number: JPH04302242A
Application number: JP3344094A
Authority: JP
Inventors: Joseph H Condon; ジョセフ　ヘンリー　コンドン
Original assignee: American Telephone and Telegraph Co Inc
Current assignee: AT&T Corp
Priority date: 1990-12-10
Filing date: 1991-12-03
Publication date: 1992-10-26
Also published as: CA2055172A1; EP0492812A2; EP0492812A3

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデジタルデータの伝送に
関し、特に、固定長セルとしてデータが伝送されるシス
テムにおける可変長デジタルデータパケットの伝送に関
する。

【０００２】

【従来の技術】以下、従来技術に係る可変長パケットに
おけるエラー検出をまず述べ、次いで固定長セルを用い
るシステムにおいて如何に可変長パケットが伝送される
かを述べ、最後に固定長セルを用いて送出される可変長
パケットにおけるエラー検出に係る問題点に付いて述べ
る。

【０００３】可変長パケットにおけるエラー検出：歴史
的には、デジタルデータは可変長パケットとして伝送さ
れてきた。図１はこの種のパケット１０１を示したもの
である。ここでの説明のために、パケット１０１は可変
長ビットを有するメッセージ１０３とこのメッセージの
一部ではないがこのパケットの伝送において有効に働く
情報を含むトレーラ（ｔｒｌｒ）１０５よりなるものと
する。通常トレーラ１０５によって伝達される情報の一
種はエラーチェックシーケンスである。このエラーチェ
ックシーケンスとは、前記メッセージ中のビットシーケ
ンスに依存した値を有するビットシーケンスである。エ
ラーチェックシーケンスはメッセージが送出される時点
で計算される。メッセージが受信された場合には他の計
算が当該メッセージとエラーチェックシーケンスとに関
して実行される。その結果が所定の値ではない場合には
、伝送途中のエラーがメッセージあるいはエラーチェッ
クシーケンスにおける変化をもたらしたことになる。

【０００４】特に利用価値の高い形式のエラーチェック
シーケンスは巡回冗長コード（サイクリックリダンダン
シーコード）ＣＲＣである。エイ・エス・タネンバウム
（Ａ．Ｓ．Ｔａｎｅｎｂａｕｍ）による”コンピュータ
ネットワーク（Ｃｏｍｐｕｔｅｒ　　Ｎｅｔｗｏｒｋｓ
）”第２版（プレンティスホール（ＰｒｅｎｔｉｃｅＨ
ａｌｌ）社、ニュージャージー州エングルウッドクリフ
ス（Ｅｎｇｌｅｗｏｏｄ　　Ｃｌｉｆｆｓ）、１９８８
年）第２０８−２１２頁に詳細に説明されているように
、ｍビット長のＣＲＣはメッセージから以下のように計
算される：１．メッセージをｍビット左シフトする２．
ジェネレータと呼ばれる特別に選択された値によって前
記ｍビット左シフトされたメッセージが２を法とした演
算により除算される。この剰余がＣＲＣである。ジェネ
レータはｍ＋１ビットよりなり、その最上位ビット（ｍ
ｓｂ）及び最下位ビット（ｍｌｂ）は１である。

【０００５】その後、このＣＲＣは再び前記左シフトさ
れたメッセージから２を法とした演算により減算される
。この減算の結果はＣＲＣが前記メッセージに付加され
た場合と同一である。続いて前記左シフトされたメッセ
ージ及びこのＣＲＣを含むパケットが伝送される。パケ
ットが受信されると、前記ＣＲＣを得るために用いられ
たジェネレータにより前記左シフトされたメッセージか
ら前記ＣＲＣを減算したものが除算され、この結果が０
でなかった場合にはパケットの内容が伝送の結果変化し
たことになる。

【０００６】図２はメッセージから３ビットＣＲＣを計
算しこのＣＲＣを伝送の正確さを確認するために用いる
例を示している。このメッセージは’１１１０’という
ビットシーケンスであり、ジェネレータは’１０１１’
というビットシーケンスである。ＣＲＣを計算するため
に用いられる２を法とする演算においては、減算は対応
する数字の排他的論理和（エクスクルーシブＯＲ）をと
ることにより実行され、多桁減算においては、除数が被
除数と同数のビットを有している場合には除数が被除数
に”入り込む”。２０１で示された図２の一部はメッセ
ージがＣＲＣ中において３ビット左シフトされる様子を
示している。２０２で示された部分は、左シフトされた
メッセージが除算されてＣＲＣ’１００’が生成される
様子を示している。２０３で示された部分は、左シフト
されたメッセージからＣＲＣが減算される様子を示して
いる。２０４で示された部分は、段階３の結果をジェネ
レータによって除算した場合を示している。剰余Ｒは０
であり、伝送中にＣＲＣによって検出可能なエラーが導
入されていないことを示している。

【０００７】図２の２０１から２０３及び２０４によっ
て示されている計算を行なうデジタル回路は公知である
。これらの回路においては、メッセージビットが伝送さ
れて受信されるにつれて計算がシーケンシャルに実行さ
れる。図３はトランスミッタ３０１及びレシーバ３２７
を示している。トランスミッタ３０１の動作は以下のよ
うなものである。パケットが回線３１１を介して送出さ
れる前にシフトレジスタ３１７、３２１及び３２３が回
線３１５上の信号によって０に初期化される。メッセー
ジビットが最上位ビットから始めて送出されている間は
メッセージビットは回線３０３に現われ、回線３０５は
アクティブであってメッセージが伝送されていることを
示している。回線３０５がインアクティブになった場合
は全てのメッセージビットが伝送されたことを表わして
おり、Ｒ２３２３を最上位ビットとする３つのシフトレ
ジスタが３ビットＣＲＣを保持している。この時点でＣ
ＲＣは回線３１１上にシフトされる。

【０００８】レシーバ３２７の動作は以下のようになさ
れる：レシーバ３２７が動作を開始する前に、回線３３
１上の信号がシフトレジスタ３３３、３３７及び３３９
を０にリセットする。メッセージからＣＲＣを減じたも
のが回線３１１上で受信され、回線３２９を介してさら
に処理をするために次段に伝達される。シフトされたメ
ッセージからＣＲＣを減じたものの全てのビットが受信
されると、シフトされたメッセージからＣＲＣを減じた
ものを割った剰余がシフトレジスタ３３３、３３７及び
３３９に保持される。ＣＲＣによって検出可能なエラー
が存在しない場合には、剰余はビットストリング’００
０’であって回線３４５がアクティブとなり、検出可能
なエラーが存在しないことを示す；それ以外の場合には
、剰余は０以外の値であって回線３４５がインアクティ
ブとなり、不正確な伝送であったことを示す。

【０００９】固定長セルを用いた可変長パケットの伝送
：　　近年、種々の形式の伝送を担わなければならない
長距離ネットワークにおいて固定長セルが可変長パケッ
トに対してより有利であることが明らかになってきてい
る。ＣＣＩＴＴは、現在、固定長セルを用いたシステム
を構築中である。これは非同期伝送モード（Ａｓｙｎｃ
ｈｒｏｎｏｕｓ　　Ｔｒａｎｓｆｅｒ　　Ｍｏｄｅ）と
呼ばれ、５３バイトのセルを用いる。このセルの内の５
バイトはヘッダであり、残りの４８バイトはペイロード
と呼ばれる。図１にはＡＴＭで用いられる型のセル１０
７が示されている。各々のセルはヘッダ１０９及びペイ
ロード１１０を有している。図１に示されているように
、セル１０７よりなるシーケンス１０３がパケット１０
１を伝送するために用いられる。ＣＲＣを含むパケット
メッセージ１０３及びトレーラ１０５が、パケット１０
１の長さによって必要とされるだけの個数のパケット１
０７のペイロード１１０で運ばれる。パケット１０１が
シーケンス１１３中の最後のセル１０７のペイロード１
１０を完全に充填しきれない場合には、ペイロード１１
０はパッド部分として認識され得るビットシーケンスよ
りなるパッド１１１で充填される。

【００１０】図１より理解されるように、パケット１０
１がセルシーケンス１１３によって伝送される場合には
、レシーバはシーケンス１１３中の最終セル１０７にお
けるパケット１０１の最後部を配置することが出来なけ
ればならない。すなわち、パケット１０１の最後部が配
置されなければ、メッセージ１０３及びトレーラ１０５
がセルシーケンス１１３から抽出され得ないのである。従来技術においてはパケット１０１の最後部を配置する
ために以下のような技法を用いていた：・パケット１０
１の最初にパケット１０１の長さを表わす値を付加する
；・最終セル１０７のヘッダに最終セル１０７中のパケ
ット１０１の長さを表わす値を付加する；・最終セル１
０７のペイロードに最終セル中のパケット１０１の長さ
を表わす値を付加する；及び、・パケット１０１の最後
部を明示するために特定のビットシーケンスを用いる。

【００１１】

【発明が解決しようとする課題】パケット１０１の長さ
を表わす値をパケットの最初に付加することの困難点は
、トランスミッタは送信開始時にはパケットの長さを知
らないことが多いということである：最終セル１０７の
ヘッダに最終セル中のパケット１０１の長さを表わす値
を付加する方法に関する問題点は、ほとんどのセル１０
７が最終セルではないにもかかわらずこの値を表わすス
ペースを全てのセル１０７のヘッダに設けなければなら
ないことである。最終セルのペイロード中に最終セル中
のパケット１０１の長さを表わす値を付加することに係
る問題は、パケット１０１のレシーバがパケット１０１
を伝送するために用いられたセル１０７の構造を理解す
る必要があるといることである。このことは、ネットワ
ークの一部において相異なった大きさのセルを用いるこ
とを困難にする。パケット１０１の最後部を明示するこ
とに係る困難点は、この明示部が回路３０１等によるＣ
ＲＣの生成及び回路３２７等によるＣＲＣのチェックに
干渉するということである。本発明の目的は、これら従
来技術に係る問題点への解決方法を提供することである
。

【００１２】

【課題を解決するための手段】本発明の一側面に係る前
記解決方法の一つは、可変長デジタルメッセージを送出
する配置である。当該配置は、最終セルインジケータに
よって示される最終セルを含む一つあるいは複数個の固
定長セルシーケンス及びこのセルシーケンスに含まれる
パケットを有している。このパケットはメッセージ及び
メッセージに引き続いたデジタルエラーチェックシーケ
ンス、及び最終セル中のデジタルエラーチェックシーケ
ンスの前にスペースが生じた場合には、このスペースを
充填するパッドシーケンス、を有している。デジタルエ
ラーチェックシーケンスは、前記パッドシーケンスの開
始部とは常に識別可能な形式を有している。

【００１３】本発明の別な側面においては、前記パッド
シーケンスは、パッドシーケンスの長さが、メッセージ
が正確に伝送されたか否かを決定する計算に影響を与え
ないような形態を有している。

【００１４】本発明に係る更に別の側面においては、前
記エラーチェックシーケンスは、最下位ビットが常に所
定の値をとるように計算された巡回冗長コードである。

【００１５】本発明のその他の側面には、前記エラーチ
ェックシーケンスの計算方法及びこの計算を実行する回
路が含まれる。本発明の前記側面及びそれらに係る特長
は、以下の説明及び図面を考察することによって当業者
に理解され得る。

【００１６】

【実施例】以下、まず本発明に係る可変長メッセージ伝
送方法が記載され、次いで本発明に係る２種類のエラー
チェックシーケンス計算方法及びエラーチェックシーケ
ンス生成回路が記載され、最後に本発明に係る伝送シス
テムが記載される。

【００１７】可変長メッセージ伝送方法：　　図４は、
メッセージ１０３を伝送するために用いられるセル１０
７よりなるセルシーケンス４０３を示している。最終セ
ル４０４はシーケンス４０３中の最終セル１０７に相当
する。最終セルは最終セルヘッダ（ＬＣＨ）４０５によ
って識別される。メッセージ１０３は、シーケンス４０
３中のセル１０７のペイロード１１０によって運ばれる
パケット４０２の一部である。パケット４０２のその他
の部分には、エラーチェックシーケンス４０７及びパッ
ド１１１が含まれる。当然後者は、エラーチェックシー
ケンス４０７の最後部が最終セル４０４の最後部に対応
する場合には不要である。

【００１８】エラーチェックシーケンス４０７は、その
終端部４１３がパッド１１１の開始部とは常に識別可能
な形態を有している。それ故、エラーチェックシーケン
ス４０７は、エラーを検出するように機能するだけでは
なく、パケット４０２の内容の終端部を識別するように
も機能する。好ましい実施例においては、パッド１１１
はビット’０’よりなるシーケンスであり、エラーチェ
ックシーケンスは最下位ビットが常に’１’であるよう
なＣＲＣである。よってパケット４０２の内容の終端部
は、最終セル４０４の最後部から始めてパケットの開始
部方向へ最初のビット’１’が見いだされるまで移動す
ることによって常に見いだされ得る。好ましい実施例に
おいては、エラーチェックシーケンス４０７は固定長を
有しているので、ＣＲＣ４１１の端部に位置するビット
’１’が見いだされるとメッセージ１０３の端部も見い
だされ得る。ここで、パッド１１１の長さがレシーバに
よるメッセージの正確さのチェックに影響を与えないこ
とに留意されたい；メッセージ及び付加されたＣＲＣを
ジェネレータで割った結果が０である場合には、ＣＲＣ
に対していかなる数のビット’０’が付加されていよう
ともこの結果は０のままである。

【００１９】本発明の望ましい実施例においては、エラ
ーチェックシーケンス４０７はＣＲＣ４１１に加えてＫ
フィールド４０９を有している。Ｋフィールド４０９は
メッセージ１０３に対して付加され、エラーチェックシ
ーケンス４０７の計算結果が、その端部が常にパッド１
１１の開始部とは識別可能なエラーチェックシーケンス
を生ずるように設定される。本発明の望ましい実施例に
おいては、Ｋフィールド４０９は単一ビットであり、そ
の値はＣＲＣフィールド４１１がメッセージ１０３及び
それに付加されたＫフィールド４０９とともに計算され
た場合にＣＲＣフィールド４１１の最終ビット４１３が
常に１という値を有するように決定される。ＣＲＣ以外
の技法を用いた実施例においては、Ｋフィールド４０９
は必要とされない。

【００２０】エラーチェックシーケンス４０７の計算：
　　エラーチェックシーケンス４０７を計算する２つの
アルゴリズムが以下に記述される。第一のアルゴリズム
は以下のようである：・従来技術に係る方法によりメッセージ１０３に対する
ＣＲＣを計算する・ＣＲＣの最上位ビットが１である場合にはＫを０にセ
ットする・それ以外の場合にはＫを１にセットする・新たなＣＲ
Ｃを前記Ｋが付加されたメッセージ１０３に対して計算
する

【００２１】新たなＣＲＣが計算されると、エラーチェ
ックシーケンス４０７フィールドが前記Ｋ及び新たなＣ
ＲＣにセットされる。この時点では、パケットは前記Ｋ
が付加されたメッセージ及びそれに付加された新たなＣ
ＲＣよりなる。新たなＣＲＣは前記Ｋを用いて計算され
ているため、Ｋが付加されたメッセージ及び新たなＣＲ
Ｃを前記ジェネレータを用いて除算すると、メッセージ
が伝送された場合に検出可能なエラーが存在する場合に
は、その剰余が０に等しくなくなる。このことから明ら
かなように、剰余の計算は既に記述されているように回
路３２７によって実行される。

【００２２】図５は、第一のアルゴリズムを２つの実例
とともに示した図である。双方の実例ともジェネレータ
として’１０１１’を用いている。第一の実例５０１に
おいては、メッセージ１０３として’１１１０’を用い
ている；第二の実例５０９においては、メッセージ１０
３として’１１０１’を用いている。実例５０１におい
ては、第一のステップは５０３であり、メッセージ１０
３がＣＲＣの３ビット分左にシフトされ、このシフトさ
れたメッセージ’１１１００００’がジェネレータによ
って除算される。この場合のＣＲＣは’１００’となる
。ＣＲＣの最上位ビットが’１’であるのでＫは０とな
る。Ｋはメッセージに付加されてその結果’１１１００
’となり、この値が左に３ビットシフトされてＳＭが生
成される。これは、５０５に示されているようにメッセ
ージを２３倍したものに等しい。このシフトされた値は
ジェネレータ（Ｇ）によって除算されて新たなＣＲＣ（
ＮＣＲＣ）’０１１’が生成される。ＳＭ−ＮＣＲＣの
値は最終的にステップ５０７において生成される。この
値は’１１１０００１１’であり、ビットシーケンス’
００１１’がエラーチェックシーケンス４０７を構成す
る。

【００２３】第二の実例は、左シフトされたメッセージ
’１１０１０００’がステップ５１１においてジェネレ
ータによって除算されてＣＲＣとしての剰余’００１’
が生成されることを除いて第一の実例と同様に進む。こ
のＣＲＣの最上位ビットが０であるのでＫフィールド４
０９は１という値を有し、Ｋフィールドがメッセージに
対して付加されてメッセージがシフトされるとその結果
は’１１０１１０００’となる。このシフトされたメッ
セージがステップ５１３でジェネレータによって除算さ
れると、その剰余は’１’であるのでＮＣＲＣは’００
１’という値を有し、ＳＭ−ＮＣＲＣは’１１０１１０
０１’、エラーチェックシーケンス４０７は’１００１
’となる。

【００２４】第二のアルゴリズムは以下の通りである：
・従来技術に係る技法によりメッセージ１０３に対する
ＣＲＣを計算する・ＣＲＣをメッセージ１０３に対して付加する・ＣＲＣ
が付加されたメッセージを左に１ビットシフトする・２の剰余系の演算により、ジェネレータをシフトされ
たメッセージに加算する

【００２５】図８は、上述された第二のアルゴリズムが
図５に示されているメッセージ及びジェネレータに対し
てどの様に適用されるかを示した図である。第二のアル
ゴリズムのメッセージ’１１１０’に対する適用は、８
０１で指し示された部分に示されている。８０２はメッ
セージを示し、８０３はメッセージに対するＣＲＣ１０
０の付加の様子、８０５は左シフトの様子、及び８０７
はジェネレータの加算の様子を示している。８０７にお
ける結果’１１１０００１１’は図５の５０７における
結果と同一である。メッセージ’１１０１’に対する第
二のアルゴリズムの適用例は８０９で指し示された部分
に示されている。この部分のステップ８１１から８１３
は８０１で示された部分のステップ８０２から８０７に
対応している。ステップ８１７における結果はやはり図
５のステップ５１５における結果と同一である。

【００２６】上述されたアルゴリズムにおいては、第一
のアルゴリズムに対して記述されているように、ジェネ
レータがＣＲＣより１ビット長くかつビット’１’で開
始されてビット’１’で終了する限り、ＣＲＣのメッセ
ージに対する付加、付加された値の１ビット左シフト、
及びジェネレータの加算が、エラーチェックシーケンス
４１７の最終ビット４１３が１でありかつＫフィールド
４０９の値がメッセージに対する元のＣＲＣの最上位ビ
ットの値に依存することの双方を保証する。

【００２７】メッセージ１０３及びそれに対して計算さ
れた元のＣＲＣは、エラーチェックシーケンス４０７か
ら上述されたアルゴリズムを反転することにより抽出さ
れ得る。その過程は以下のようである：・エラーチェッ
クシーケンス４０７をその開始部から最終セル４０４の
終端部に配置し、パッド１１１の’０’ビットシーケン
スを通じてエラーチェックシーケンス４０７の最下位ビ
ットの’１’が見いだされるまで戻る・２の剰余系の演
算を用いて、メッセージ１０３及びエラーチェックシー
ケンス４０７から前記ジェネレータを減ずる・上記減算の結果を１ビット右にシフトする

【００２８
】これらの演算の結果はメッセージ及びそれに付加され
たＣＲＣであり、これは２の剰余系の演算を用いて左シ
フトされたメッセージからＣＲＣを減じたものと同一で
あるため、２の剰余系の演算を用いて行なわれたジェネ
レータによる前記結果の除算は、検出可能なエラーが存
在しない場合には０となり、エラーが存在した場合には
それ以外の値となる。

【００２９】図８の８１９で指し示された部分は、上述
されたアルゴリズムの結果８０７及びパッド１１１への
適用の様子を示している。ステップ８２１においては、
パッドが除去される；ステップ８２３においては２の剰
余系の演算を用いてジェネレータが減算される。ステッ
プ８２５においては、減算の結果が右に１ビットシフト
される；ステップ８２５の結果を図５のステップ５０３
と比較することにより、この結果が図５のメッセージ’
１０１１’とそれに対して計算されたＣＲＣ’１００’
とが連結されたものよりなることが理解される。

【００３０】Ｋフィールド４０９及びＣＲＣ４１１を生
成する回路：　　図６は、ジェネレータＧが’１０１１
’の場合にＫフィールド４０９及びＣＲＣ４１１を生成
する回路６０１のロジックダイアグラムである。この図
より明らかなように、回路６０１は回路３０１と以下の
点で異なっているだけである：・ＸＯＲゲート６０５が回路３０１に対して追加されて
いる・このＸＯＲゲート６０５の入力は”挿入”制御回線６
０３及びシフトレジスタ３２３の出力である；ＸＯＲゲ
ート６０５の出力は、ＡＮＤゲート３１３への入力であ
る回路６０１は回路３０１と同様に初期化され、伝送回線
３０５がアクティブである間は回路３０１とまったく同
一に機能する。メッセージ１０３の最終ビットがゲート
３０７、３０９及び回線３１１を介して出力されると、
伝送回線３０５はインアクティブになる。回路３０１に
関して説明されているように、この時点においてはシフ
トレジスタ３１７、３２１及び３２３はメッセージをジ
ェネレータで除算することにより得られたＣＲＣを保持
している。ＣＲＣの最上位ビットはレジスタ３２３に保
持されている。

【００３１】伝送回線３０５がインアクティブになると
、”挿入”回線６０３が１クロックサイクルの間アクテ
ィブになる。回線６０３がアクティブになった結果、回
線３１１上にＫフィールド４０９が出力される。この出
力は以下のようになされる。回線６０３がアクティブで
ある間、ＸＯＲゲート６０５の出力はシフトレジスタ３
２３の内容、すなわちＣＲＣの最上位ビットによって決
定される。シフトレジスタ３２３が’１’を保持してい
る場合はゲート６０５の出力は’０’である；シフトレ
ジスタ３２３が’０’を保持している場合は出力は’１
’である。伝送回線３０５はインアクティブであるので
、ＡＮＤゲート３１３の一方の入力は’１’であり、Ｘ
ＯＲゲート６０５からの入力がＡＮＤゲート３１３の出
力を決定する。ＡＮＤゲート３１３の出力は、最終的に
は回線３１１及びＸＯＲゲート３２５へのＯＲゲート３
０９の出力を決定する。前記アルゴリズムによって要求
されているように、ＣＲＣの最上位ビットが’０’であ
る場合には、Ｋ４０９の値は’１’であり、そうでない
ばあいは’０’である。さらに、ＯＲゲート３０９の出
力はＸＯＲゲート３２５、すなわち回路６０１のＣＲＣ
を生成する部分へも接続されているため、回路６０１の
この部分はＫ４０９に対してあたかもそれがメッセージ
１０３の一部であるかのように応答する。次のサイクル
においては、”挿入”回線６０３はインアクティブにな
る。この場合にはゲート６０５はシフトレジスタ３２３
からに入力をそのまま出力し、回路６０１は伝送回線３
０５がインアクティブである場合の回路３０１とまった
く同一に機能する。

【００３２】回路６０１には３つのシフトレジスタしか
含まれておらず、従って３ビットＣＲＣしか生成するこ
とはできないが、回路６０１に含まれる原理はいかなる
長さのＣＲＣの生成に対しても用いられ得る。実際的に
好ましい実施例においては、エラーチェックシーケンス
は３２ビット長である。最初のビットはＫフィールドで
あり、残りの３１ビットはＣＲＣである。このような実
施例においては、ジェネレータは３２ビット長である。このような長さのＣＲＣに関するジェネレータの選択及
び及びＣＲＣ生成回路の構成は当業者には公知である。

【００３３】パケット４０２を用いるデータ伝送システ
ム：　　図７は、パケット４０２を用いるデータ伝送シ
ステム７０１を示した高次のブロック図である。このシ
ステムは３つの主要なコンポーネント、すなわちトラン
スミッタ７０３、伝送媒体７０７及びレシーバ７０８を
有している。トランスミッタ７０３は入力としてメッセ
ージ１０３を受け取り、メッセージを含むパケットを生
成してこのパケットを含むセルシーケンス４０３を生成
し、セルシーケンス４０３を伝送媒体７０７へ出力する
。伝送媒体７０７はそれによってデータが伝送され得る
ような媒体である。既に示されているように、セルシー
ケンス４０３は長距離ネットワークに特に適応されてい
るものであり、伝送媒体７０７は例えばその種の長距離
ネットワークである。レシーバ７０８はセルシーケンス
４０３を伝送媒体７０７から受信し、シーケンス４０３
からパケット４０２を抽出し、エラーチェックシーケン
ス４０７を用いてパケット４０２に関するエラーチェッ
クを実行し、パケット４０２からメッセージ１０３を抽
出する。レシーバ７０８が伝送エラーを検出すると、レ
シーバはエラーを有するパケット４０２を識別する伝送
エラーメッセージ７１１をトランスミッタ７０３宛送出
する；その後、トランスミッタ７０３はパケット４０２
を再送するか否かを決定する。

【００３４】トランスミッタ７０３は、メッセージ１０
３からパケット４０２を生成するためにパケットジェネ
レータ７０２を用いる。この種のパケットジェネレータ
の実例は、回路６０１である。その後、セルジェネレー
タ７０５がパケット４０２を含むセル１０７よりなるシ
ーケンス４０３を生成する。この際、セルジェネレータ
７０５は最終セル４０４に減っだ１０９をセットし、そ
のセルがシーケンス４０３中の最終セルであることを明
示する。レシーバ７０８においては、セルレシーバ７０
９がセルシーケンス４０３中のセルを受信し、そのセル
からパケット４０２を抽出する。パケット４０２の終端
部を含む最終セル４０４は最終セルヘッダ４０５によっ
て指し示されている。その後、パケット４０２はエラー
デテクタ７１０によってエラーチェックがなされる。こ
のエラーデテクタ７１０には回路３２７のような回路が
含まれている。エラーデテクタ７１０が伝送エラーを検
出するとレシーバ７０８は伝送エラーメッセージ７１１
を出力する。次いでパケット４０２はメッセージエクス
トラクタ７１３に渡され、メッセージエクストラクタ７
１３はエラーチェックシーケンス４０７の最終ビット４
１３が見いだされるまでパッド１１１を後方検索する。その後、メッセージエクストラクタ７１３はエラーチェ
ックシーケンス４０７及びパッド１１１を取り除いてメ
ッセージ１０３を再生する。

【００３５】以上、本発明に係る、固定長セルを用いて
可変長メッセージを伝送する配置を構成し用いる方法、
可変長メッセージとともに用いられるエラーチェックシ
ーケンスを導出する方法、このエラーチェックシーケン
スを生成するロジック回路及びこのエラーチェックシー
ケンスを含むパケットが用いられるデータ伝送システム
が記載された。上述されている実施例は本発明を実現す
るための最良の方法と思われるが、他の方法も可能であ
る。例えば、本発明に係るロジックを反転して、パッド
をビット’１’よりなるシーケンスとし、ＣＲＣの最下
位ビットを’０’にする。さらに、既に述べられている
ように、種々の長さのジェネレータ及びＣＲＣが用いら
れ得る。また、回路６０１を同一の効果を生み出すよう
に変形することも実現可能である。最後に、本発明に係
る概念は、ＫフィールドやＣＲＣを用いないエラーチェ
ックシーケンスにおいても実現され得る。

【００３６】以上の説明は、本発明の一実施例に関する
もので，この技術分野の当業者であれば、本発明の種々
の変形例が考え得るが、それらはいずれも本発明の技術
的範囲に包含される。

【００３７】

【発明の効果】以上述べたごとく、本発明によれば、パ
ケット伝送時のエラーチェック方法及びエラーチェック
を行なう装置が提供される。

【図面の簡単な説明】

【図１】　　従来技術に係る可変長パケット及び固定長
セルを示した図。

【図２】　　従来技術に係るＣＲＣの計算を示した図。

【図３】　　従来技術に係る、メッセージからＣＲＣを
計算しこのＣＲＣをメッセージに付加する回路及びメッ
セージ及びＣＲＣからメッセージが正確に伝達されたか
否かを決定する回路を示した図。

【図４】　　本発明に係る可変長パケットを伝送するた
めの方法を示した図。

【図５】　　本発明に係る第一のエラーチェックシーケ
ンス計算方法を示した図。

【図６】　　本発明に係るエラーチェックシーケンスを
生成するハードウエアを示した図。

【図７】　　本発明に係るデータ伝送システムの模式的
なブロック図。

【図８】　　本発明に係る第二のエラーチェックシーケ
ンス計算方法を示した図。

【符号の説明】

１０１　　パケット１０３　　メッセージ１０５　　トレーラ１０７　　セル１０９　　ヘッダ１１１　　パッド１１３　　セルシーケンス３０１　　トランスミッタ３０３、３１１、３１５、３２９、３３１、３４５　　
回線３０５　　伝送回線３０７、３１３　　ＡＮＤゲート３０９　　ＯＲゲート３１７、３２１、３２３、３３３、３３７、３３９　　
シフトレジスタ３１９、３２５、３３５、３４１　　ＸＯＲゲート３２
７　　レシーバ３４３４０１４０２　　パケット４０３　　セルシーケンス４０４　　最終セル４０５　　最終セルヘッダ４０７　　エラーチェックシーケンス４０９　　Ｋフィールド４１１　　巡回冗長コード４１３　　最終ビット６０１　　トランスミッタ回路６０３　　挿入回線７０１　　データ伝送システム７０３　　トランスミッタ７０７　　伝送媒体７０８　　レシーバ７１１　　伝送エラーメッセージ

Claims

【特許請求の範囲】

【請求項１】　　可変長デジタルメッセージ（１０３）
を一つあるいは複数個の固定長セル（１０７）シーケン
スとして信号を伝送する方法において、前記デジタルメ
ッセージを前記固定長セル中に前記メッセージの内の残
りの部分とデジタルエラーチェックシーケンス（４０７
）が単一のセルに収まるまで配置する段階；前記メッセ
ージの前記残りの部分及び前記デジタルエラーチェック
シーケンスを含むことになる前記セルを最終セルとして
明示する段階；前記デジタルエラーチェックシーケンス
を当該デジタルシーケンスの終端部がパッドシーケンス
（１１１）とは常に識別可能であるように計算する段階
；前記最終セルとして明示された前記セルに前記メッセ
ージの前記残りの部分、前記デジタルエラーチェックシ
ーケンス、及び、前記最終セルとして明示されたセルを
充填するために要求される量の前記パッドシーケンスを
配置する段階；を有することを特徴とする信号伝送方法
。
【請求項２】　　前記デジタルエラーチェックシーケン
ス計算段階が、前記パッドシーケンス中のビット数が前
記デジタルエラーチェックシーケンスを用いたエラーチ
ェック計算に対して影響を与えないように実行されるこ
とを特徴とする請求項第１項に記載の伝送方法。
【請求項３】　　前記デジタルエラーチェックシーケン
ス計算段階が、前記デジタルエラーチェックシーケンス
の最下位ビット（４１３）が常に所定の値を有するよう
に実行されることを特徴とする請求項第１項に記載の伝
送方法。
【請求項４】　　前記デジタルエラーチェックシーケン
ス計算段階が、さらに、前記デジタルエラーチェックシ
ーケンスの最下位ビットの値を決定する最下位ビット決
定部分（４０９）を前記デジタルエラーチェックシーケ
ンスに加算する段階を有することを特徴とする請求項第
３項に記載の伝送方法。
【請求項５】　　前記デジタルエラーチェックシーケン
ス計算段階が、前記最下位ビット決定部分の値を、前記
メッセージ及びそれに対して付加された前記最下位ビッ
ト決定部分に関して計算された第一の巡回冗長コードの
最下位ビットが所定の値を有するように決定する段階；
前記最下位ビット決定部分を前記メッセージに対して付
加する段階；及び、前記第一の巡回冗長コードを前記最
下位ビット決定部分が付加された前記メッセージに対し
て計算する段階；を有することを特徴とする請求項第４
項に記載の伝送方法。
【請求項６】　　前記最下位ビット決定部分の値を決定
する前記段階が、前記所定の値が１であるように値を決
定することを特徴とする請求項第５項に記載の伝送方法
。
【請求項７】　　前記値を決定する前記段階が、前記最
下位ビット決定部分が付加されていない前記メッセージ
に対する第二の巡回冗長コードを計算する段階；及び、
前記第二の巡回冗長コードの最上位ビットが１である場
合には前記最下位ビット決定部分を０にセットしそれ以
外の場合には１にセットする段階；を有することを特徴
とする請求項第６項に記載の伝送方法。
【請求項８】　　前記デジタルエラーチェックシーケン
ス計算段階が、前記パッドシーケンスがビット０よりな
るように実行されることを特徴とする請求項第７項に記
載の伝送方法。
【請求項９】　　可変長パケット（１０１）を伝送媒体
へ供給する伝送装置において、前記パケットが可変長メ
ッセージ（１０３）；及び所定のパターン（４１３）を
有するデジタルエラーチェックシーケンス（４０７）を
有することを特徴とする伝送装置。
【請求項１０】　　前記デジタルエラーチェックシーケ
ンスが所定のパターンを有する第一の巡回冗長コード（
４１１）；及び前記メッセージ及びそれに対して付加さ
れたパターン決定部分に関して生成された巡回冗長コー
ドが前記第一の巡回冗長コードとなるような値を有する
前記パターン決定部分；を有することを特徴とする請求
項第９項に記載の伝送装置。
【請求項１１】　　前記装置において、前記所定のパタ
ーンが小底の値を有する最下位ビットであり；及び前記
パターン決定部分が単一ビットであること；を特徴とす
る請求項第１０項に記載の伝送装置。
【請求項１２】　　前記所定の値が１であり；及び前記
パターン決定部分の値が、前記パターン決定部分の付加
されていない前記メッセージに対する第二の巡回冗長コ
ードの最上位ビットが１である場合には０でありそれ以
外の場合には１であるように決定されること；を特徴と
する請求項第１１項に記載の伝送装置。
【請求項１３】　　前記装置が固定長セル（１０７）よ
りなるシーケンスでパケットを供給すること；及び、前
記シーケンス中の最終セルにおいて要求されるパッド（
１１１）が各々前記所定の値とは異なる値を有する単一
あるいは複数個のビットよりなるシーケンスからなるこ
と；を特徴とする請求項第１１項あるいは第１２項に記
載の伝送装置。