JP2728410B2 - フレーム同期装置 - Google Patents
フレーム同期装置Info
- Publication number
- JP2728410B2 JP2728410B2 JP62311905A JP31190587A JP2728410B2 JP 2728410 B2 JP2728410 B2 JP 2728410B2 JP 62311905 A JP62311905 A JP 62311905A JP 31190587 A JP31190587 A JP 31190587A JP 2728410 B2 JP2728410 B2 JP 2728410B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- circuit
- pattern
- synchronization
- frame synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデイジタルデータを伝送するデイジタル通信
装置のフレーム同期方法に係り、特に同期保護回路の簡
略化に好適なフレーム同期方法に関する。 〔従来の技術〕 近年、デイジタル回路技術の高度化に伴い、デイジタ
ル多重化信号を多重レベルのまま信号処理することが行
なわれるようになつてきた。多重レベルで信号処理をす
るためには、伝送フレーム中の情報多重化位置を誤りな
く識別することが必要である。すなわちフレーム同期の
精度が信号処理の精度を決定している。このため、伝送
路伝搬中に伝送誤りが生じたとしてもフレーム同期情報
が失われることのないよう、伝送路インタフエース、局
内インタフエースともに同期保護回路を設けている
（「施設」第33巻,11号,100ページ）。 第２図に同期保護回路を含むフレーム同期回路の構成
例を示す。図中左側の一点鎖線で囲まれた部分は伝送路
インタフエース中のフレーム同期部を示し、右側は局内
インタフエース中のそれを示す。フレームアライナ17は
局内位相FPに伝送フレーム位相を一致させるもので、伝
送フレームから抽出したフレーム同期信号ＦとFPを比較
して伝送信号の位相を制御する。 フレーム同期部の動作は伝送路インタフエース、局内
とも全く同じである。図の左側から入力された多重化信
号はフレームパターン識別回路13によりフレームパター
ンROM14のフレームパターンと比較される。比較した結
果は同期保護回路12により計数される。同期保護回路は
不一致が所定の数だけ連続して発生しない限りハンチン
グ回路11を動作させず、同期情報を保護するものであ
る。 〔発明が解決しようとする問題点〕 上記従来技術における同期保護回路およびハンチング
回路は、カウンタを多用するため回路規模が大きくなり
がちであり、インタフエース回路の高コスト化の主たる
原因となつている。 本発明の目的は高コスト化の原因となるフレーム同期
回路のうち、局内インタフエースにおけるフレーム同期
保護回路を簡略化し、経済的なインタフエース回路を得
ることにある。 〔問題点を解決するための手段〕 上記目的を達成するために、本発明では、伝送路イン
ターフェイス用のフレーム同期装置において、同期確立
期間中は、局内伝送路に出力すべきディジタル信号のフ
レーム同期信号の位置に予め記憶回路に記憶させたフレ
ーム同期パターンを書き込み、正常なフレーム同期信号
に更新することを特徴とする。上記フレーム同期信号と
しては、例えば所定のフレームパターン、あるいは符号
則違反（CRV）を適用することができる。また、本発明
の他の実施例では、同期外れによるハンチング動作実行
中は、上記フレーム同期信号の位置に予め記憶回路に記
憶させた同期外れを示す所定の情報に書き込むようにし
たことを特徴とする。 〔作用〕 伝送路を伝搬したデイジタル信号には10-8程度の符号
誤りが生じている。このような誤りによるフレーム同期
情報の消失を防ぐためには、伝送路インタフエースにお
ける同期保護を省略することはできない。一方、局内の
伝送路の符号誤り率は局外の伝送路に比較して充分に小
さく、局内インタフエースの同期保護回路を省略したと
しても、正しいフレームパターンが伝送される限りフレ
ーム同期情報の消失する確率は低い。問題となるのは伝
送路の符号誤りがフレームパターン部分で発生した場合
であり、このような場合には同期情報が失われる。 本発明によるフレーム同期方法では、フレーム同期が
確立している間は、フレームパターン部を正常なパター
ンに書き直している。このため伝送路で生じたフレーム
パターンの誤りは局内インタフエースに伝搬せず、常に
正しいフレームパターンでフレーム同期情報の抽出が可
能である。すなわち局内インタフエースの同期保護回路
を省略できる。 〔実施例〕 以下、本発明の実施例を図面を用いて説明する。 第１図は、本発明の一実施例である。図中左側の一点
鎖線で囲まれた部分は伝送路インタフエースのフレーム
同期部であり、前記従来例と同様の動作によりフレーム
同期情報を抽出する。尚、伝送路インターフェイスで
は、局外伝送路から受信したディジタル信号に基づい
て、局外伝送路における回線品質や障害の検出等の動作
の他、受信ディジタル信号からの局内装置で必要としな
いオーバーヘッド情報の除去等の信号処理動作を行う
が、これらの機能に関する回路部は本発明と直接関係し
ないため図面上では省略されている。本発明のフレーム
同期装置で従来例と異なるのは、フレームパターン更新
回路15が付加された点である。右側の一点鎖線で囲まれ
た部分は局内インタフエースであり、同期保護回路、ハ
ンチング回路が省略されている。フレームパターン更新
回路15では、フレーム同期保護回路12から同期確立の有
無を知り、同期確立中であるならばフレームパターンRO
M14の内容をフレームパターン位置に書き込む。 第３図はフレームパターン更新回路の一例を示すもの
で、４ビツトのフレームパターンを書き変える場合を示
す。シリアル−パラレル変換回路31で４並列とする。フ
レーム同期保護回路からの同期信号が入力された場合に
は各ビツトはフレームパターンROM14の情報にスイツチ
される。スイツチされた信号はバラレルシリアル変換回
路32によりシリアルデータに変更され出力される。保護
回路からの同期信号がない場合には書き換えは行なわれ
ず、信号はそのまま通過する。 本実施例によれば、同期保護回路からの更新非更新制
御のみでフレームパターンの更新ができ、他の同期情報
は不要である。さらに伝送路上のフレームパターン位置
とは別の位置に新たにフレームパターンを書き込み、こ
れを局内伝送路のフレームパターンとすることも容易で
ある。 第４図は本発明の別の実施例である。本実施例ではフ
レーム同期信号として、フレームパターンではなく、符
号則違反（CRV）を用いる。CRV検出回路43でCRVを検出
し、これに同期保護をかける。同期保護回路12およびハ
ンチング回路11は第１の実施例と同じものである。同期
保護成立中はCRV更新回路45で再びCRVをかける。 局内インターフエース部のフレーム同期情報はCRVを
検出して抽出する。 本実施例によれば、フレームパターンを使用しないた
め情報信号をフレームパターンと誤つて認識する危険性
がないという効果がある。 第５図は本発明のさらに別の実施例を示すものであ
る。本実施例においてはフレーム同期はずれが生じた場
合には、フレームパターンとは別のパターンをパターン
ROM58から書き込むものである。これを後段の局内イン
タフエースでパターン検出回路59で検出するとフレーム
同期はずれの状態にあることが通知できる。 前記第１の実施例の説明においては、４ビツトフレー
ムパターンについて述べた。しかしこのビツト数が増え
たとしても全く同様に対処できることは言うまでもな
い。 また、フレームパルスを利用する後段回路としてフレ
ームアライナのみを記した。しかしこれもフレームパル
スを利用する回路であればどのような回路に対しても適
用できることは言うまでもない。 また、局中インタフエースについてのみ述べているも
のの、この方法を装置内のフレーム同期情報の伝搬に用
いることもできる。 〔発明の効果〕 以上、実施例で詳細に説明したように、本発明の方法
によれば、伝送路インタフエースにフレーム同期情報更
新回路を設けるのみで、後段のフレーム同期保護回路を
省略でき、装置の大幅な低価格化が可能であるという効
果がある。
装置のフレーム同期方法に係り、特に同期保護回路の簡
略化に好適なフレーム同期方法に関する。 〔従来の技術〕 近年、デイジタル回路技術の高度化に伴い、デイジタ
ル多重化信号を多重レベルのまま信号処理することが行
なわれるようになつてきた。多重レベルで信号処理をす
るためには、伝送フレーム中の情報多重化位置を誤りな
く識別することが必要である。すなわちフレーム同期の
精度が信号処理の精度を決定している。このため、伝送
路伝搬中に伝送誤りが生じたとしてもフレーム同期情報
が失われることのないよう、伝送路インタフエース、局
内インタフエースともに同期保護回路を設けている
（「施設」第33巻,11号,100ページ）。 第２図に同期保護回路を含むフレーム同期回路の構成
例を示す。図中左側の一点鎖線で囲まれた部分は伝送路
インタフエース中のフレーム同期部を示し、右側は局内
インタフエース中のそれを示す。フレームアライナ17は
局内位相FPに伝送フレーム位相を一致させるもので、伝
送フレームから抽出したフレーム同期信号ＦとFPを比較
して伝送信号の位相を制御する。 フレーム同期部の動作は伝送路インタフエース、局内
とも全く同じである。図の左側から入力された多重化信
号はフレームパターン識別回路13によりフレームパター
ンROM14のフレームパターンと比較される。比較した結
果は同期保護回路12により計数される。同期保護回路は
不一致が所定の数だけ連続して発生しない限りハンチン
グ回路11を動作させず、同期情報を保護するものであ
る。 〔発明が解決しようとする問題点〕 上記従来技術における同期保護回路およびハンチング
回路は、カウンタを多用するため回路規模が大きくなり
がちであり、インタフエース回路の高コスト化の主たる
原因となつている。 本発明の目的は高コスト化の原因となるフレーム同期
回路のうち、局内インタフエースにおけるフレーム同期
保護回路を簡略化し、経済的なインタフエース回路を得
ることにある。 〔問題点を解決するための手段〕 上記目的を達成するために、本発明では、伝送路イン
ターフェイス用のフレーム同期装置において、同期確立
期間中は、局内伝送路に出力すべきディジタル信号のフ
レーム同期信号の位置に予め記憶回路に記憶させたフレ
ーム同期パターンを書き込み、正常なフレーム同期信号
に更新することを特徴とする。上記フレーム同期信号と
しては、例えば所定のフレームパターン、あるいは符号
則違反（CRV）を適用することができる。また、本発明
の他の実施例では、同期外れによるハンチング動作実行
中は、上記フレーム同期信号の位置に予め記憶回路に記
憶させた同期外れを示す所定の情報に書き込むようにし
たことを特徴とする。 〔作用〕 伝送路を伝搬したデイジタル信号には10-8程度の符号
誤りが生じている。このような誤りによるフレーム同期
情報の消失を防ぐためには、伝送路インタフエースにお
ける同期保護を省略することはできない。一方、局内の
伝送路の符号誤り率は局外の伝送路に比較して充分に小
さく、局内インタフエースの同期保護回路を省略したと
しても、正しいフレームパターンが伝送される限りフレ
ーム同期情報の消失する確率は低い。問題となるのは伝
送路の符号誤りがフレームパターン部分で発生した場合
であり、このような場合には同期情報が失われる。 本発明によるフレーム同期方法では、フレーム同期が
確立している間は、フレームパターン部を正常なパター
ンに書き直している。このため伝送路で生じたフレーム
パターンの誤りは局内インタフエースに伝搬せず、常に
正しいフレームパターンでフレーム同期情報の抽出が可
能である。すなわち局内インタフエースの同期保護回路
を省略できる。 〔実施例〕 以下、本発明の実施例を図面を用いて説明する。 第１図は、本発明の一実施例である。図中左側の一点
鎖線で囲まれた部分は伝送路インタフエースのフレーム
同期部であり、前記従来例と同様の動作によりフレーム
同期情報を抽出する。尚、伝送路インターフェイスで
は、局外伝送路から受信したディジタル信号に基づい
て、局外伝送路における回線品質や障害の検出等の動作
の他、受信ディジタル信号からの局内装置で必要としな
いオーバーヘッド情報の除去等の信号処理動作を行う
が、これらの機能に関する回路部は本発明と直接関係し
ないため図面上では省略されている。本発明のフレーム
同期装置で従来例と異なるのは、フレームパターン更新
回路15が付加された点である。右側の一点鎖線で囲まれ
た部分は局内インタフエースであり、同期保護回路、ハ
ンチング回路が省略されている。フレームパターン更新
回路15では、フレーム同期保護回路12から同期確立の有
無を知り、同期確立中であるならばフレームパターンRO
M14の内容をフレームパターン位置に書き込む。 第３図はフレームパターン更新回路の一例を示すもの
で、４ビツトのフレームパターンを書き変える場合を示
す。シリアル−パラレル変換回路31で４並列とする。フ
レーム同期保護回路からの同期信号が入力された場合に
は各ビツトはフレームパターンROM14の情報にスイツチ
される。スイツチされた信号はバラレルシリアル変換回
路32によりシリアルデータに変更され出力される。保護
回路からの同期信号がない場合には書き換えは行なわれ
ず、信号はそのまま通過する。 本実施例によれば、同期保護回路からの更新非更新制
御のみでフレームパターンの更新ができ、他の同期情報
は不要である。さらに伝送路上のフレームパターン位置
とは別の位置に新たにフレームパターンを書き込み、こ
れを局内伝送路のフレームパターンとすることも容易で
ある。 第４図は本発明の別の実施例である。本実施例ではフ
レーム同期信号として、フレームパターンではなく、符
号則違反（CRV）を用いる。CRV検出回路43でCRVを検出
し、これに同期保護をかける。同期保護回路12およびハ
ンチング回路11は第１の実施例と同じものである。同期
保護成立中はCRV更新回路45で再びCRVをかける。 局内インターフエース部のフレーム同期情報はCRVを
検出して抽出する。 本実施例によれば、フレームパターンを使用しないた
め情報信号をフレームパターンと誤つて認識する危険性
がないという効果がある。 第５図は本発明のさらに別の実施例を示すものであ
る。本実施例においてはフレーム同期はずれが生じた場
合には、フレームパターンとは別のパターンをパターン
ROM58から書き込むものである。これを後段の局内イン
タフエースでパターン検出回路59で検出するとフレーム
同期はずれの状態にあることが通知できる。 前記第１の実施例の説明においては、４ビツトフレー
ムパターンについて述べた。しかしこのビツト数が増え
たとしても全く同様に対処できることは言うまでもな
い。 また、フレームパルスを利用する後段回路としてフレ
ームアライナのみを記した。しかしこれもフレームパル
スを利用する回路であればどのような回路に対しても適
用できることは言うまでもない。 また、局中インタフエースについてのみ述べているも
のの、この方法を装置内のフレーム同期情報の伝搬に用
いることもできる。 〔発明の効果〕 以上、実施例で詳細に説明したように、本発明の方法
によれば、伝送路インタフエースにフレーム同期情報更
新回路を設けるのみで、後段のフレーム同期保護回路を
省略でき、装置の大幅な低価格化が可能であるという効
果がある。
【図面の簡単な説明】
第１図は本発明の一実施例のブロツク図、第２図は従来
のフレーム同期装置を示すブロツク図、第３図はそのう
ちのフレームパターン更新回路の構成を示すブロツク
図、第4,5図は本発明の別の実施例を示すブロツク図で
ある。 11…ハンチング回路、12…フレーム同期保護回路、13…
フレームパターン識別回路、14…フレームパターンRO
M、15…フレームパターン更新回路、16…フレームパタ
ーン識別回路、43…符号則違反検出回路、45…符号則違
反更新回路。
のフレーム同期装置を示すブロツク図、第３図はそのう
ちのフレームパターン更新回路の構成を示すブロツク
図、第4,5図は本発明の別の実施例を示すブロツク図で
ある。 11…ハンチング回路、12…フレーム同期保護回路、13…
フレームパターン識別回路、14…フレームパターンRO
M、15…フレームパターン更新回路、16…フレームパタ
ーン識別回路、43…符号則違反検出回路、45…符号則違
反更新回路。
Claims (1)
- (57)【特許請求の範囲】 １．局外伝送路からのフレーム同期信号を含むディジタ
ル信号を受信し、前記フレーム同期信号を検出して所定
の信号処理を施した後に前記ディジタル信号を局内伝送
路に出力するフレーム同期装置であって、前記フレーム
同期信号のパターンを予め記憶しておく記憶回路と、前
記フレーム同期信号と前記記憶回路に記憶されているパ
ターンを比較する検出回路と、前記検出回路により比較
された結果、前記フレーム同期信号と前記記憶回路に記
憶されているパターンとの不一致を計数する同期保護回
路と、前記記憶回路の出力を前記ディジタル信号のフレ
ーム同期信号の位置に書き込むフレームパターン更新回
路とを備え、前記フレームパターン更新回路は、前記同
期保護回路により計数された不一致が所定値以下である
場合に前記記憶回路のパターンをフレーム同期信号とし
て書き込んだディジタル信号を前記局内伝送路に出力す
ることを特徴とするフレーム同期装置。 ２．第１項記載のフレーム同期装置において、前記フレ
ームパターン更新回路は、前記同期保護回路により計数
された不一致が所定値以上である場合には、前記記憶回
路の同期はずれパターンをディジタル信号のフレーム同
期信号位置に書き込み、前記局内伝送路に出力すること
を特徴とするフレーム同期装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62311905A JP2728410B2 (ja) | 1987-12-11 | 1987-12-11 | フレーム同期装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62311905A JP2728410B2 (ja) | 1987-12-11 | 1987-12-11 | フレーム同期装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01154642A JPH01154642A (ja) | 1989-06-16 |
| JP2728410B2 true JP2728410B2 (ja) | 1998-03-18 |
Family
ID=18022827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62311905A Expired - Lifetime JP2728410B2 (ja) | 1987-12-11 | 1987-12-11 | フレーム同期装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2728410B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62216438A (ja) * | 1986-03-17 | 1987-09-24 | Fujitsu Ltd | 高速デ−タリタイミング方法 |
-
1987
- 1987-12-11 JP JP62311905A patent/JP2728410B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01154642A (ja) | 1989-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6920603B2 (en) | Path error monitoring method and apparatus thereof | |
| JPH05268182A (ja) | Ｓｏｎｅｔ伝送信号処理方法およびｓｏｎｅｔ伝送信号処理装置 | |
| US5802122A (en) | Transmission system comprising a matching circuit | |
| US5471477A (en) | Logical machine for processing control information of telecommunication transmission frames | |
| JP2728410B2 (ja) | フレーム同期装置 | |
| US7020094B2 (en) | Method and system for transmitting at least one client signal within a server signal | |
| US5590279A (en) | Memory data copying apparatus | |
| JPS62141875A (ja) | 復号誤り伝播防止方式 | |
| US4627059A (en) | Circuit arrangement for telecommunications systems, particularly telephone switching systems, having data protection by way of parity bits | |
| JPH07123247B2 (ja) | デイジタルデ−タ伝送方法 | |
| JPH04282936A (ja) | Ｓｔｍ信号とａｔｍ信号の変換／逆変換方式 | |
| JPH1093536A (ja) | 伝送装置のユニット間インタフェース方式 | |
| JPH0191543A (ja) | 直列データ転送方式 | |
| JPS61101142A (ja) | デ−タ保護回路 | |
| JPH0444156A (ja) | 転送データ生成装置 | |
| JP2944420B2 (ja) | 伝達単位不一致検出方法及び伝達単位不一致検出装置 | |
| JPH04322525A (ja) | 同期ディジタルハイアラーキにおけるポインタ値発生方法 | |
| JPH049342B2 (ja) | ||
| JPH0528538B2 (ja) | ||
| JPS6123434A (ja) | 誤り訂正回路 | |
| JPS62186635A (ja) | 伝送制御方法 | |
| JPS6123435A (ja) | 通信装置 | |
| JPH0522350A (ja) | 時間軸変換メモリ装置 | |
| JPH04362825A (ja) | Ａｔｍ端末でのデータ長補正方式 | |
| JPH0376332A (ja) | 時分割多重装置 |