JPS587102B2 - デ−タ伝送方式 - Google Patents
デ−タ伝送方式Info
- Publication number
- JPS587102B2 JPS587102B2 JP52068341A JP6834177A JPS587102B2 JP S587102 B2 JPS587102 B2 JP S587102B2 JP 52068341 A JP52068341 A JP 52068341A JP 6834177 A JP6834177 A JP 6834177A JP S587102 B2 JPS587102 B2 JP S587102B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- counter
- code
- transmitting
- received
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
この発明は、テイジタル信号からなるデータの伝送方式
に関する。
に関する。
一般に、デイジタル信号からなるデータを受信する場合
、先ず、データの始点と終点、いわゆるデータのスター
トとストップの各タイミングを定めなければならない。
、先ず、データの始点と終点、いわゆるデータのスター
トとストップの各タイミングを定めなければならない。
このスタートとストップの各タイミングを定める方式と
しては、第1図に示すように、送信側にて、各キャラク
タデータD1〜nの始めと終りにそれぞれスタートビッ
gIbとストップビットFbとを挿入し、受信側では、
そのスタートビットIbとストップビットFbに基づい
てデータD1〜n毎にフレーム同期を取るようにしたも
のがある。
しては、第1図に示すように、送信側にて、各キャラク
タデータD1〜nの始めと終りにそれぞれスタートビッ
gIbとストップビットFbとを挿入し、受信側では、
そのスタートビットIbとストップビットFbに基づい
てデータD1〜n毎にフレーム同期を取るようにしたも
のがある。
しかしながら、このような方式では、送信側にて、各デ
ータD1〜n毎にスタートビットIbとストップビット
Fbとを挿入してやらねばならず、まだ受信側でも、そ
のスタートビットIbとストップビットFbとデータD
1〜nを構成するビットとを区別して検出しなければな
らないので、送信側と受信側の双方の回路構成が複雑化
することは避けられず、また、外来雑音等によってピッ
トが一旦乱れだシすると、その影響が後に続く受信デー
タフレームにも及び続けるというような欠点があった。
ータD1〜n毎にスタートビットIbとストップビット
Fbとを挿入してやらねばならず、まだ受信側でも、そ
のスタートビットIbとストップビットFbとデータD
1〜nを構成するビットとを区別して検出しなければな
らないので、送信側と受信側の双方の回路構成が複雑化
することは避けられず、また、外来雑音等によってピッ
トが一旦乱れだシすると、その影響が後に続く受信デー
タフレームにも及び続けるというような欠点があった。
そして、このようなことを避けようとすれば、データの
合間に、さらにパリテイピット等の冗長ビットを挿入し
なければならないが、これを行なうと、送信側および受
信側の各装置は一層複雑化してしまうという問題が生じ
てしまう。
合間に、さらにパリテイピット等の冗長ビットを挿入し
なければならないが、これを行なうと、送信側および受
信側の各装置は一層複雑化してしまうという問題が生じ
てしまう。
この発明は、以上のような事情に鑑みてなされたもので
、その目的とするところは、データを受信するに際して
、その受信データにスタートビットやストップビット等
の冗長ビットが挿入されていなくとも、データのスター
トとストップの各タイミングを確実に定めることができ
るとともに、外来雑音等によって仮にビットに乱れが生
じたとしても、その影響はその乱れが生じたフレーム内
にとどめられるようにし、これにより、送信側および受
信側の各装置の構成を共に簡略化することができる一方
、データ伝送の信頼性をも高められるようなデータ伝送
方式を提供することにある。
、その目的とするところは、データを受信するに際して
、その受信データにスタートビットやストップビット等
の冗長ビットが挿入されていなくとも、データのスター
トとストップの各タイミングを確実に定めることができ
るとともに、外来雑音等によって仮にビットに乱れが生
じたとしても、その影響はその乱れが生じたフレーム内
にとどめられるようにし、これにより、送信側および受
信側の各装置の構成を共に簡略化することができる一方
、データ伝送の信頼性をも高められるようなデータ伝送
方式を提供することにある。
以下、この発明の一実施例を図面に基ついて詳述する。
先ず、この発明を適用した伝送システムの概略について
説明すると、第2図に示すように、その伝送システムに
おいては、1本の共通伝送ラインLに複数の送受信局P
1,P2,P3,Pnがそれぞれ接続されている。
説明すると、第2図に示すように、その伝送システムに
おいては、1本の共通伝送ラインLに複数の送受信局P
1,P2,P3,Pnがそれぞれ接続されている。
そして、各送受信局P1P2,P3,Pnには、それぞ
れ各局別の自己コードが設定されており、何れか1つの
局においてその自己コードを指定しラインLに送出する
と、この送出されたコードと同じコードが設定されてい
る送受信局が選択的に呼ひ出されて自己コードを送出し
た側の局と呼び出された側の局間でデータの遣り取りが
行なわれるようになっている。
れ各局別の自己コードが設定されており、何れか1つの
局においてその自己コードを指定しラインLに送出する
と、この送出されたコードと同じコードが設定されてい
る送受信局が選択的に呼ひ出されて自己コードを送出し
た側の局と呼び出された側の局間でデータの遣り取りが
行なわれるようになっている。
各送受信局P1〜nは、第3図にその詳細を示すように
、何れかの送受信局から伝送ラインLにデータが送出さ
れると、先ず、これをレシーバRで受信して、限時手段
として設けたリトリガーモノマルチバイブレータMM1
のトリガー入力、キャラクタ検出器1、および直並列変
換器SPを介してデータ比較器2にそれぞれ導くように
なっているそして、キャラクタ検出器1が1キャラクタ
分のビット情報が受信されたことを検出すると、その検
出出力CSはステツプカウンタK1の計数内容を1ずつ
歩進させるようになっている。
、何れかの送受信局から伝送ラインLにデータが送出さ
れると、先ず、これをレシーバRで受信して、限時手段
として設けたリトリガーモノマルチバイブレータMM1
のトリガー入力、キャラクタ検出器1、および直並列変
換器SPを介してデータ比較器2にそれぞれ導くように
なっているそして、キャラクタ検出器1が1キャラクタ
分のビット情報が受信されたことを検出すると、その検
出出力CSはステツプカウンタK1の計数内容を1ずつ
歩進させるようになっている。
従って、カウンタK1の計数内容は、1キャラクタ分の
データが受信された段階にて、0から1に歩進するまた
、データ比較器2は、受信データを自己コード設定部3
から発せられる自己コードと比較するようになっている
。
データが受信された段階にて、0から1に歩進するまた
、データ比較器2は、受信データを自己コード設定部3
から発せられる自己コードと比較するようになっている
。
この自己コードは1キャラクタで構成されている。
この自己コードと受信データ内容が一致すると、比較器
2から一致出力が発せられるようになっている。
2から一致出力が発せられるようになっている。
この一致出力が、カウンタK1の計数内容が1のときに
発せられると、ANDゲートA1が動作して、フリップ
フロップFF1がセットされる。
発せられると、ANDゲートA1が動作して、フリップ
フロップFF1がセットされる。
フリソプフロツプFFIがセットされると、ANDゲー
トA3が動作してゲートG1が開き、これにより、自己
コード設定部3から発せられる自己コードがドライバD
を経て伝送ラインLへ送出される。
トA3が動作してゲートG1が開き、これにより、自己
コード設定部3から発せられる自己コードがドライバD
を経て伝送ラインLへ送出される。
また、フリツプフロツプFFIがセットされると、クロ
ツク発生器CLKからのクロック信号CPがANDゲー
トa1を介して送信データ記憶部5に導入されるように
なる。
ツク発生器CLKからのクロック信号CPがANDゲー
トa1を介して送信データ記憶部5に導入されるように
なる。
ところで、ドライバDかも共通伝送ラインLへ送出され
た自己コードは、自局のレシーバRにも受信され、この
結果カウンタK1の計数内容は1から2に歩進する。
た自己コードは、自局のレシーバRにも受信され、この
結果カウンタK1の計数内容は1から2に歩進する。
カウンタ1の計数内容が2になると、ANDゲー}A4
が動作してゲ−トG2が開き、受信コード指定部4から
発せられる実信局コードがドライバDを経て伝送ライン
Lへ送出され、受信局の指定が行なわれる。
が動作してゲ−トG2が開き、受信コード指定部4から
発せられる実信局コードがドライバDを経て伝送ライン
Lへ送出され、受信局の指定が行なわれる。
このとき、その受信局コードは自局のレシーバRにも受
信されて、カウンタK1の計数内容はさらに2から3に
歩進する。
信されて、カウンタK1の計数内容はさらに2から3に
歩進する。
カウンタK1の計数内容が3になると、論理ゲートQ1
が閉じて、カウンタK1のカウント人力C1が禁止され
、またゲートG3が開いて、送信データ記憶部5からの
データがドライバDを経て伝送ラインLへ送出されるよ
うになる。
が閉じて、カウンタK1のカウント人力C1が禁止され
、またゲートG3が開いて、送信データ記憶部5からの
データがドライバDを経て伝送ラインLへ送出されるよ
うになる。
そして、データの送出が終ると、記憶部5からリセット
信号Rsが発せられ、これがORゲ−145を通ってフ
リツプ7ロツプFFlをリセットする。
信号Rsが発せられ、これがORゲ−145を通ってフ
リツプ7ロツプFFlをリセットする。
また、今までトリガーされ続けていたリトリガーモノマ
ルチバイブレータMMIは、その後のトリガー信号が跡
切れて、一定の待機時間後にその出力が立下がる。
ルチバイブレータMMIは、その後のトリガー信号が跡
切れて、一定の待機時間後にその出力が立下がる。
つまり、MM1は、その保持時間Tw後にトリガー前の
状態に復帰することにより、データの時間的切れ目、す
なわちフレームを検出する。
状態に復帰することにより、データの時間的切れ目、す
なわちフレームを検出する。
このMM1の出力の立下りによるフレーム信号FSが発
せられると、カウンタK1は、リセットされて、最初の
状態に復帰させられる。
せられると、カウンタK1は、リセットされて、最初の
状態に復帰させられる。
次に、カウンタK1の計数内容が0から1に歩進したと
きに、データ比較器2から一致出力が発せられなかった
場合、すなわち受信データの最初の1キャラクタデータ
内容が自己コードでなかった場合、カウンタK1の計数
内容はOから1に歩進するが、この1に歩進した段階で
は何も行なわれず、さらに次の1キャラクタデータが入
って来るのを待つようになる。
きに、データ比較器2から一致出力が発せられなかった
場合、すなわち受信データの最初の1キャラクタデータ
内容が自己コードでなかった場合、カウンタK1の計数
内容はOから1に歩進するが、この1に歩進した段階で
は何も行なわれず、さらに次の1キャラクタデータが入
って来るのを待つようになる。
次の1キャラクタデータが入って来て、カウンタK1の
計数内容が1から2に歩進し、かつそのデータ内容が自
己コードと一致すると、ANDゲートA2が動作して、
フリップフロップFF2がセットされ、これによりAN
Dゲー}a2を介して受信データ記憶部6にクロツク信
号CPが導入されるようになる。
計数内容が1から2に歩進し、かつそのデータ内容が自
己コードと一致すると、ANDゲートA2が動作して、
フリップフロップFF2がセットされ、これによりAN
Dゲー}a2を介して受信データ記憶部6にクロツク信
号CPが導入されるようになる。
これにより、記憶部6はデータを取り込む状態になる。
この後、さらに次の1キャラクタデータが入って来ると
カウンタK1の計数内容は2から3に歩進する。
カウンタK1の計数内容は2から3に歩進する。
カウンタK1の計数内容が3になると、ゲートG3が開
いて、以後引き続いて受信されるデータは受信データ一
詭部6に取り込まれる2ようになる。
いて、以後引き続いて受信されるデータは受信データ一
詭部6に取り込まれる2ようになる。
そして、受信データが一定時間以上跡切れると、フレー
ム信号FSが発せられて、カウンタK1およびフリップ
フロップFF2はそれぞれリセットされ、最初の状態に
復帰せられる。
ム信号FSが発せられて、カウンタK1およびフリップ
フロップFF2はそれぞれリセットされ、最初の状態に
復帰せられる。
以上のようにして、データの送受信が行なわれるように
なっているのであるが、第2図に示しだ送受信局P1で
は、その回路中に呼出コード走査回路Suか任意に割込
まれるようになっている。
なっているのであるが、第2図に示しだ送受信局P1で
は、その回路中に呼出コード走査回路Suか任意に割込
まれるようになっている。
この走査回路Suは、上記フレーム信号Fsによって歩
進するようになっているコード走査カウンタK2、およ
び上紀ステップカウンタK1の計数内容がOのときに開
いて、走査カウンタK2の計数内容をドライバDに導く
ようにしたゲートGoを有している。
進するようになっているコード走査カウンタK2、およ
び上紀ステップカウンタK1の計数内容がOのときに開
いて、走査カウンタK2の計数内容をドライバDに導く
ようにしたゲートGoを有している。
そして、送受信局P1〜nに対しては、コネクタを介し
て着脱自在に接続されるようになっている。
て着脱自在に接続されるようになっている。
ここで、走査カウンタK2の各計数段階での計数内容は
、それぞれ各局別に設定された自己コードに対応するよ
うになっている。
、それぞれ各局別に設定された自己コードに対応するよ
うになっている。
この呼出コード走査回路Suが割込んだ状態では、ステ
ツプカウンタK1の計数内容がOのときに、ゲートGo
が開いて、そのときの走査カウンタK2の計数内容Xが
ドライバDを経て伝送ラインLへ送出される。
ツプカウンタK1の計数内容がOのときに、ゲートGo
が開いて、そのときの走査カウンタK2の計数内容Xが
ドライバDを経て伝送ラインLへ送出される。
すると、この計数内容又と同じ自己コードが設定されて
いる送受信局が呼び出され、そこからデータが送信され
て来る。
いる送受信局が呼び出され、そこからデータが送信され
て来る。
このデータの送信が終了すると、フレーム信号Fsが発
せられて、走査カウンタK2は歩進される。
せられて、走査カウンタK2は歩進される。
すると、この歩進された新だな計数内容(X+1)がラ
インLに送出され、その計数内容(X+1)と同じ自己
コードが設定されている別の送受信局が呼び出されて、
同様のことが繰り返えされる。
インLに送出され、その計数内容(X+1)と同じ自己
コードが設定されている別の送受信局が呼び出されて、
同様のことが繰り返えされる。
このようにして、走査カウンタK2が1ずつ歩進される
毎に、伝送ラインLに接続されている多数の送受信局P
1〜nは、順次呼び出されて、それぞれにデータを送信
する。
毎に、伝送ラインLに接続されている多数の送受信局P
1〜nは、順次呼び出されて、それぞれにデータを送信
する。
つまり、送信局の指定走査が行なわれて、全部の局から
の送伝データがそれぞれ受信される。
の送伝データがそれぞれ受信される。
ところで、第4図は、上記送受信局によって受信される
データの時間的配列を示しだものだが、同図からも明ら
かなように、データの受信は、それぞれ送信局毎に送ら
れて来るデータとデータとの間が時間的スペースTwに
よって区切られている。
データの時間的配列を示しだものだが、同図からも明ら
かなように、データの受信は、それぞれ送信局毎に送ら
れて来るデータとデータとの間が時間的スペースTwに
よって区切られている。
そして、データの受信は、この時間的スペースTwでは
さまれた範囲のデータを1フレームとして行なわれ、こ
のフレーム内で生じたビットの乱れ等は、すべてそのビ
ットの乱れが生じたフレーム内にとどめられ、他のフレ
ームにまで、影智が及ぶことはない。
さまれた範囲のデータを1フレームとして行なわれ、こ
のフレーム内で生じたビットの乱れ等は、すべてそのビ
ットの乱れが生じたフレーム内にとどめられ、他のフレ
ームにまで、影智が及ぶことはない。
つまり、外乱に対して立直りが早い。
このため、伝送の信頼性は向土する。まだ、送信側では
、その送信データに、従来のようなスタートビットやス
トップビット等の冗長ビットを作成して挿入してやる必
要もなくなり、単に時間的スペースを置くだけでもフレ
ームを設定することができる一方、受信側では、そのフ
レームに対する同期を、限時手段というきわめて単縣な
手段によって取ることができるので、送信側および受信
側の各装置の構成についても著しく簡略什され、しかも
データ伝送の信頼性は高められている。
、その送信データに、従来のようなスタートビットやス
トップビット等の冗長ビットを作成して挿入してやる必
要もなくなり、単に時間的スペースを置くだけでもフレ
ームを設定することができる一方、受信側では、そのフ
レームに対する同期を、限時手段というきわめて単縣な
手段によって取ることができるので、送信側および受信
側の各装置の構成についても著しく簡略什され、しかも
データ伝送の信頼性は高められている。
以上のように、この発明によるデータ伝送方式は、伝送
ラインからのデイジタル受信信号によって連続的に起励
されるようにした限時手段を設けて、この限時手段の出
力状態の変化に基づいて受信データのフレームを定める
ようにしたもので、これにより、データを受信するに際
して、その受信データにスタートビットやストップビッ
ト等の冗長ビットが挿入されていなくとも、データのス
タートとストップの各タイミングを確実に定めることが
でき、まだ、外来雑音等によって仮にビットに乱れが生
じたとしても、その影響はその乱れが生じたフレーム内
にとどめられ、これにより、送信側および受信側の各装
置の構成を共に簡略化することができる一方、データ伝
送の信頼性をも高めることができる。
ラインからのデイジタル受信信号によって連続的に起励
されるようにした限時手段を設けて、この限時手段の出
力状態の変化に基づいて受信データのフレームを定める
ようにしたもので、これにより、データを受信するに際
して、その受信データにスタートビットやストップビッ
ト等の冗長ビットが挿入されていなくとも、データのス
タートとストップの各タイミングを確実に定めることが
でき、まだ、外来雑音等によって仮にビットに乱れが生
じたとしても、その影響はその乱れが生じたフレーム内
にとどめられ、これにより、送信側および受信側の各装
置の構成を共に簡略化することができる一方、データ伝
送の信頼性をも高めることができる。
第1図は従来の時分割伝送方式による伝送の状態を示す
図、第2図にこの発明が実施されている伝送システムの
一例を示すブロック図、第3図はその中の送受信局の一
例を示す回路図、第4図はこの発明の方式によるデータ
伝送方式を説明するだめのである。 P1〜n・・・送受信局、L・・・共通伝送ライン、1
キャラクタ検出器、5・・・送信データ紀瞳部、6・・
・受信データ記憶部、FFI,FF2・・・フリップフ
ロツプ、K1・・・ステツプカウンタ、MM1・・・リ
トリガーマルチバイブレータ、K2・・・コード走査カ
ウンタ、D・・・ドライバ、R・・・レシーバ。
図、第2図にこの発明が実施されている伝送システムの
一例を示すブロック図、第3図はその中の送受信局の一
例を示す回路図、第4図はこの発明の方式によるデータ
伝送方式を説明するだめのである。 P1〜n・・・送受信局、L・・・共通伝送ライン、1
キャラクタ検出器、5・・・送信データ紀瞳部、6・・
・受信データ記憶部、FFI,FF2・・・フリップフ
ロツプ、K1・・・ステツプカウンタ、MM1・・・リ
トリガーマルチバイブレータ、K2・・・コード走査カ
ウンタ、D・・・ドライバ、R・・・レシーバ。
Claims (1)
- 【特許請求の範囲】 1 1本の共通伝送ラインに複数の送受信局を接続し、
各送受信局間でデータ伝送を行なうデータ伝送方式であ
って、伝送ラインからのデイジタル受信信号によって起
動される限時手段と、前記ディジタル受信信号の各キャ
ラクタを受信するごとに歩進するカウンタと、自己コー
ドを設定する自己コード設定器と、受信されたキャラク
タと前記自己コード設定器の設定コードとを比較する比
較手段と、前記カウンタの出力と前記比較手段の出力と
に基づいて送受信を可能とするゲート手段とを各送受信
局に備え、 前記限時手段の出力状態の変化に基づいて前記カウンタ
をリセットし受信データのフレームを定めるようにした
ことを特徴とするデータ伝送方式
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52068341A JPS587102B2 (ja) | 1977-06-09 | 1977-06-09 | デ−タ伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52068341A JPS587102B2 (ja) | 1977-06-09 | 1977-06-09 | デ−タ伝送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS543406A JPS543406A (en) | 1979-01-11 |
| JPS587102B2 true JPS587102B2 (ja) | 1983-02-08 |
Family
ID=13371030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52068341A Expired JPS587102B2 (ja) | 1977-06-09 | 1977-06-09 | デ−タ伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS587102B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60140952A (ja) * | 1983-12-27 | 1985-07-25 | Nec Corp | デ−タ伝送システム |
| JPS6139746A (ja) * | 1984-07-31 | 1986-02-25 | Toshiba Electric Equip Corp | デ−タ伝送方式 |
-
1977
- 1977-06-09 JP JP52068341A patent/JPS587102B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS543406A (en) | 1979-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5677935A (en) | Sync detecting method and sync detecting circuit | |
| JPS6359294B2 (ja) | ||
| US3978285A (en) | Frame synchronizing device | |
| US3940563A (en) | Reframing method for a carrier system having a serial digital data bit stream | |
| JP2812665B2 (ja) | 通信網のデータ衝突検出回路および検出方法 | |
| US4234953A (en) | Error density detector | |
| JPS587102B2 (ja) | デ−タ伝送方式 | |
| US4203003A (en) | Frame search control for digital transmission system | |
| US4583221A (en) | Synchronization system for key telephone system | |
| CA2052811C (en) | Framing bit sequence detection in digital data communication systems | |
| JPS62141875A (ja) | 復号誤り伝播防止方式 | |
| AU639731B2 (en) | A flywheel circuit | |
| US3506786A (en) | Means for synchronizing frame and bit rates of a received signal with a receiver | |
| US3965309A (en) | Test system for a T carrier type telephone PCM communications system | |
| US4351008A (en) | Modulator for use in an interface between a digital signal processing apparatus and an audio tape deck | |
| JPH03259639A (ja) | フレーム同期方式 | |
| JPH0425240A (ja) | バースト信号監視回路 | |
| JP3063291B2 (ja) | 回線監視回路 | |
| JPH0450777B2 (ja) | ||
| JPS6253100B2 (ja) | ||
| SU932514A1 (ru) | Перфоратор | |
| JP2591850B2 (ja) | フレーム同期回路 | |
| JPH0220937A (ja) | 同期検出回路 | |
| JP2944420B2 (ja) | 伝達単位不一致検出方法及び伝達単位不一致検出装置 | |
| JPS6352828B2 (ja) |