KR910002626B1 - 다수의 시스템 연결운용시 상대 시스템 수신 불능상태 감시회로 - Google Patents

Abstract

내용 없음.

Description

다수의 시스템 연결운용시 상대 시스템 수신 불능상태 감시회로

제1도는 시스템 구성도.

제2도는 본 발명에 따른 구체 회로도.

* 도면의 주요부분에 대한 부호의 설명

11, 12 : FP검출부 20 : MUX

30 : 카운터부 41, 42 : FP카운터

51, 52 : 래치 및 에러보상부 61, 62 : 상태보고부

본 발명은 교한 시스템에 관한 것으로, 특히 2개이상의 시스템 연결 운용시 상태 시스템의 수신 불능상태를 감시할 수 있는 회로에 관한 것이다. 2개이상의 교환 시스템이 장, 단거리에 위치해서 유선 또는 무선으로 연결하여 운용하는 경우, 전송 매질상태에서 집중적인 버스트 에러(burst error)가 발생하거나, 전송 선로 조건이 좋지 않은 경우 또는 전송 선로가 절단된 경우에는, 상대 시스템으로부터 전송되어온 디지털 정보를 올바르게 검출할 수 없게 된다. 상기와 같이 종래의 교환 시스템에서는 전송 선로에 이상이 생겨 디지털 데이타를 정상적으로 송수신할 수 없을 경우에도 해당 시스템의 상태를 알 수 없었으므로, 전송 매질이나 상대 시스템 수신부의 동작상태를 파악할 수 없었고, 상대 시스템의 동작에 관계없이 데이터를 송수신 함으로서 시스템의 신뢰성 및 유지보수관리가 어려웠던 문제점이 있었다.

따라서 본 발명의 목적은 2개 이상의 시스템을 연결 운용하여 디지탈 정보를 교환하는 시스템에서 에러발생시 상대 시스템의 전송정보에 따라 상대 시스템의 수신 불능 상태를 감시할 수 있는 회로를 제공함에 있다.

이하 본 발명의 도면을 참조하여 상세히 설명한다.

제1도는 2개의 시스템을 서로 독립적으로 유선 또는 무선을 통해 연결하여 운용하는 구성도로서, 각 시스템은 DM방식을 사용하는 교환 시스템이며, 자국 시스템의 송신부는 유선 또는 무선으로 상대 시스템의 수신부로 연결되고, 자국 시스템의 수신부는 역시 유선 또는 무선으로 상대 시스템의 송신부에 연결되어 있다.

제2도는 본 발명에 따른 상대 시스템 수신 불능상태 감시회로의 구체회로도로서 하이웨이 상의 데이타를 수신하여 프레임 주기의 클럭에 의해 비반전 프레임 패턴을 검출하여, 비반전 프레임 패턴 검출시 소정비트지연후 소정 레벨의 제1제어신호를 발생하고, 검출하지 못했을시 논리 레벨이 변화하는 제2제어신호를 발생하는 제1FP검출부(11)와, 하이웨이 상의 데이터를 수신하여 프레임 주기의 클럭에 의해 반전 프레임 패턴을 검출하며, 반전 프레임 패턴 검출시 소정 비트지연후 소정레벨의 제1제어신호를 발생하고, 검출하지 못했을시 논리레벨이 변화하는 제2제어신호를 발생하는 제2FP검출부(12)와, 소정 선택 신호에 의해 상기 제1또는 제2FP검출부(11, 12)출력을 선택출력하는 MUX(20)와, 프레임 주기의 클럭을 발생하며, 상기 MUX(20)의 출력상태에 따라 제1제어신호 출력시 업 카운팅하며 소정 카운트시 상기 제1 및 제2FP검출부(11, 12)를 프레임 동기 상태에 있게 하고, 제2제어신호 출력시 다운 카운팅하여 상기 제1 및 제2FP검출부(11,12)가 프레임 동기를 찾도록 채널을 쉬프팅시키는 카운터부(30)와, 13진 카운터(CNT1), 인버터(I1), 앤드게이트(G1-G2) 및 오아게이트(G3)로 구성되어, 상기 제1FP검출부(11)가 제1제어신호를 발생할 경우 상기 제1FP검출부(11)의 출력신호를 13진 카운팅하여 15비트의 비반전 프레임 패턴을 검출하는 제1FP 카운터(41)와, 플립플롭(FF1-FF4), 앤드게이트(G4-G6) 낸드게이트(G5) 및 인버터(I3)로 구성되어 상기 제1FP카운터(41)의 출력을 래치한후 상기 제1FP검출부(11)출력에서 1프레임에 대한 에러를 보상하는 제1래치 및 에러 보상부(51)와, 플립플롭(FF5-FF6), 앤드게이트(G7-G8)로 구성되어, 상기 제1래치 및 에러 보상부(51)에서 최초 래치신호 출력시에만 정상 상태임을 나타내는 상태신호를 발생하여 제어부측으로 인가하는 제1상태보고부(61)와, 인버터(I11), 앤드게이트(G11-G12), 오아에이트(G13) 및 카운터(CNT11)로 구성되어, 상기 제2FP검출부(12)가 제1제어신호를 발생할 경우, 상기 제1FP검출부(12)출력을 13진 카운팅하여 15비트의 반전 프레임 패턴을 검출하는 제2FP카운터(42)와, 플립플롭(FF11-FF14), 및 앤드게이트(G14-G16)로 구성되어, 상기 제2FP카운터(42)의 출력을 래치한후 래치신호에 의해 상기 MUX(20)의 선택신호를 발생하는 동시에 상기 제2FP검출부(11)출력의 1프레임에 대한 에러를 보상하는 제2래치 및 에러보상부(52)와, 플립플롭(FF16-FF17), 앤드게이트(G17-G18)로 구성되어, 상기 제2래치 및 에러 보상부(52)에서 최초 래치신호 발생시에만 수신 불능상태임을 나타내는 상태신호를 발생하여 제어부 측으로 인가하는 제2상태 보고부(62)로 구성된다.

상술한 구성에 의거 본 발명을 제1, 2도를 참조하여 상세히 설명한다. 디지탈 통신에서 PCM(Pulse Code Modulation)방식은 8KHZ 샘플링 주기를 갖으나, DM(Delta Modulation)방식은 샘플링 주기를 16KHZ, 32KHZ, 64KHZ등의 3가지로 실현하고 있으며, 본 발명의 시스템은 DM방식을 사용하는 교환 시스템으로 32KHZ로 동작한다고 가정한다.

상기 DM방식은 샘플링시 마다 8비트를 발생시키는 PCM과 달리 샘플링시마다 1비트데이타를 발생시키므로 32채널 DM방식을 이용하는 교환 시스템에서는 채널당 1비트 데이터를 전송한다.

또한 유럽의 PCM전송방식인 CEPT(Conference of European Postal and Telecommunication Administration)와 유사하게 첫 번째 채널에서 프레임 동기를 감지하기 위한 프레임 패턴(Frame Pattern)을 삽입 전송한다. 상기 CEPT방식에서는 1바이트의 프레임 배열신호(Frame Aligrment Signal)을 첫 번째 채널에 삽입 전송하는 반면, DM방식에서는 EUROCOM에서 규정하고 있는 15바이트 프레임 패턴(15 Bit Frame Pattern) : ("000011101100101")을 매 프레임마다 차례대로 삽입 전송한다.

그런데 제1도와 같이 상대 시스템에서 보내온 다중화된 하이웨이(Highway) 데이터에서 프레임 배열신호(Frame Alignment Signal : Frame Pattern 15 Bits)를 충분한 시간동안 검출하지 못하면 수신 불능상태라고 판단하고 이에 상응한 정보를 송신(상대) 시스템에 보낸다. 이때 EUROCOM에서는 프레임 배열 신호의 15비트신호를 반전시킨 프레임 패턴 즉 "111100010011010"을 프레임의 첫 번째 채널을 통해 상대 시스템에 수신 불능상태 신호로서 알려주게 된다.

정상 상태일시 수신측에서는 비반전 프레임 패턴을 프레임 패턴 검출부에서 감시(Monitor)하게 된다. 그러나 상대 시스템에서 수신 불능상태 정보로 반전 전송된 프레임 패턴을 수신하게 되면 프레임의 시작점(Start Point)즉 프레임 배열(Frame Alignment)을 하지 못하게 된다.

따라서 본 발명에서는 정상 상태인 비반전 프레임 패턴을 검출하는 패턴 검출부외에 반전 프레임 패턴을 검출하는 프레임 패턴 검출부를 대기상태(Stand by)로 동작시켜, 언제라도 반전 프레임 패턴 검출부가 연속적으로 16프레임 이상 반전 프레임 패턴을 수신 검출할 때, 제어부(Signalling 제어부)에 상대 시스템 수신 불능상태 정보로서 인터럽트를 발생시키고, 프레임 패턴 검출부 출력에 의해서 프레임 동기(Frame In-sync)나 프레임 동기를 못했을 경우(Out of Sync)를 나타내는 Counter부의 제어 입력신호를 전환(take-over)시킨다. 그리고 상대 시스템에서 프레임 배열(Frame In-Sync)상태가 검출되면 다시 비반전 프레임 패턴을 전송해오므로, 비반전 패턴 검출부에서 마찬가지로 16프레임 이상 프레임 동기 패턴을 검출하면, 이 검출부 출력신호에 의해 카운터부를 제어하여 다시 정상상태(원상태)로 복귀시킨다.

제2도를 참조하여 본 발명에 따른 상대 시스템의 수신 불능상태의 감시 동작과정을 구체적으로 설명한다. 전술한 바와같이 프레임 패턴 검출부는 32KHZ의 프레임 주기 클럭을 발생하는 카운터부(30)의 출력에 의해 비반전 프레임 패턴을 검출하는 제1FP검출부(11)와 반전 프레임 패턴을 검출하는 제2FP검출부(12)로 구성된다.

이때 시스템 전원온(power on)시에는

(power on reset)신호가 발생하여 시스템을 초기화 시켜 동작 준비상태에 들게 한다. 먼저 자국 시스템 및 상대 시스템이 정상상태 일시의 동작과정을 설명한다.

이때 제1FP검출부(11)는 하이웨이 상에 전송되는 데이터를 수신하는데, 32채널로 구성된 데이터 프레임 주기에서 채널 0의 프레임 비트를 검출하여 프레임 동기를 맞춰야 한다. 상기 제1 및 제2FP검출부(11, 12)는 프레임 동기가 맞춰지지 않은 상태에서는 "로우"와 "하이"의 논리 레벨이 비슷한 비율로 반복되는 제2 제어신호를 발생하며, 프레임 동기가 맞춰지면(Frame in sync) "로우"의 논리 레벨이 계속되는 제1제어 신호를 발생한다.

상기 제1 및 제2FP검출부(11, 12)에서 제2제어신호 발생시에는 카운터(CNT1, CNT11)가 13을 카운팅할 수 없으므로 플립플롭(FF1, FF11)은 "로우" 신호를 출력하며, 따라서 플립플롭(FF12)도 "로우"신호를 출력된다.

그러므로 MUX(20)는 상기 플립플롭(FF12)의 "로우"신호에 의해 A단자측으로 입력하는 제1FP검출부(11)의 출력을 선택 출력하게 된다. 이때 상기 제1FP검출부(11)가 제2제어신호를 출력하고 있을 경우(Frame 비동기 상태), 카운터부(30)는 제2제어신호의 논리상태에 따라 "로우"일시는 32KHZ주기로 업 카운팅(up counting)하고, "하이"일시는 상기 32KHZ보다 8배 빠른 256KHZ주기로 다운 카운팅(down counting)한다.

상기 카운터부(30)는 256진 카운터로서 초기에는 128에서 카운팅을 시작하게 되는데, EUROCOM 규정에 따라 제어신호가 "로우"상태일시 32KHZ보다 업 카운팅하고, "하이"상태일시 256KHZ로 다운 카운팅하므로, "하이"와 "로우"비율이 비슷한 제2 제어신호 발생시 결과적으로 다운 카운팅 동작을 수행하여 신속하게 프레임 비트를 찾도록 동작한다.

즉 상기 카운터부(30)가 128에서 0로 다운 카운팅 완료한 시점에서 상기 제1FP검출부(11)는 수신데이타로부터 프레임 동기를 찾기 위해 타임슬롯을 쉬프트 시킨다.

상기와 같은 동작을 반복수행하여 프레임 동기를 찾으면 제1FP검출부(11)는 정상적인 비반전 프레임 패턴을 검출하게 되며, 3프레임 즉 3개의 프레임 비트를 정확히 수신할때부터 "로우"신호인 제1제어신호를 발생한다.

상기 제1FP검출부(11)가 "로우"신호인 제1제어신호를 출력하면, 초기에 128에서 카운팅을 시작하는 카운터부(30)는 32KHZ주기로 업카운팅을 수행하며, 상기 제1제어신호가 128프레임 이상 유지해야만 [카운터부(30)가 128에서 256까지 카운트한경우]시스템은 프레임 동기 상태(Frame In Sync)로 된다.

상기 제1FP검출부(11)는 정상적인 프레임 패턴을 검출하면 3개의 프레임을 검출했을시부터 제1제어신호를 출력하게 되며, 상기 제1제어신호가 인버터(I1)를 통해 반전되어 "하이"신호로 앤드게이트(G1)에 인가된다. 이때 상기 앤드게이트(G1)는 타단으로 상기 카운터부(30)의 32KHZ 클럭을 입력하므로, 앤드게이트(G1)는 32KHZ의 클럭신호를 카운터(CNT1)의 클럭단으로 인가한다.

상기 카운터(CNT1)는 13진 카운터이므로, 13프레임이 지나면 앤드게이트(G2)를 통해 "하이"신호를 출력한다.

상기 카운터(CNT1)가 13프레임을 카운트하면 전술한 바와같은 EUROCOM에서 규정한 15비트 프레임 패턴을 1회 검출완료한 상태가 된다.

상기 카운터(CNT1)가 "하이"신호를 출력하면 플립플롭(FF1)이 상기 카운터부(30)의 클럭에 동기시켜 카운터(CNT1)의 출력을 래치하게 되며 상기 플립플롭(FF1)의 출력이 오아게이트(G3)를 통해 카운터(CNT1)의 마스터 리세트 단(MR)에 인가되는 동시에 앤드게이트(G7)에 인가된다. 따라서 상기 카운터(CNT11)는 리세트되어 다음 15비트 프레임 패턴을 검출하기 위한 준비상태에 들게되며, 플립플롭(FF1)은 결과적으로 32KHZ주기동안 래치되게 된다.

이때 상기 플립플롭(FF1)의 출력(Q)이 "하이"상태일시 반전출력(

)은 "로우"상태이므로, 플립플롭(FF5)은 클럭신호를 받지 못한 상태가 되어 반전 출력단자(

)를 통하여 "하이"신호를 출력하고 있는 상태가 된다. 따라서 상기 플립플롭(FF1)의 출력(Q)과 플립플롭(FF5)의 반전출력(

)을 입력하는 엔드게이트(G7)는 "하이"신호를 출력하며, 이 신호에 의해 앤드게이트(G8)는 상기 카운터부(30)에서 발생하는 32KHZ신호를 플립플롭(FF6)의 클럭단으로 인가하게 된다.

따라서 최초 15비트의 프레임 패턴검출시 플립플롭(FF6)은 시스템 제어부로 인터럽트를 걸어 정상적으로 프레임 패턴이 검출되고 있음을 알려준다.

이후 앤드게이트(G18)을 통해 시스템에서 리세트(EMERGENCY RESET)신호를 발생하여 플립플롭(FF6)의 상태를 해제함으로서 다음상태에 대비토록 한다.

이후 플립플롭(FF1)이 카운터부(30)출력에 의해 상태가 변환되어 (13진카운터(CNT1)는 리세트된 상태), 반전출력(

)이 "하이"상태가 되면, 플립플롭(FF5)은 이 신호에 의해 반전 출력단자(

)로 "로우"신호를 래치하게 되므로 차후 15비트의 프레임 패턴이 검출되더라도 플립플롭(FF6)을 동작시키지 않도록 한다.

앤드게이트(G4) 낸드게이트(G5) 및 플립플롭(FF2-FF4)은 15비트의 프레임 패턴주기중 제1FP검출부(11)에서 1프레임의 에러가 발생되면 이를 무시하고 정상적으로 처리하기 위한 1프레임 에러 보상수단이다.

즉 상기 제1FP검출부(11) 및 카운터부(30)의 출력을 입력하는 낸드게이트(G5)는 제1FP검출부(11)가 제1제어신호를 발생하는 동안은 "하이"상태 출력을 유지하지만, 1프레임 에러 발생시 1개의 펄스를 발생하므로 상기 플립플롭(FF2)의 반전출력(

)을 "로우"상태로 만든다.

이후 제1FP검출부(11)에서 1프레임의 에러가 더 발생하면 상기 플립플롭(FF2)의 반전출력(

)의 "하이"상태로 트리거되므로 플립플롭(FF3)은 출력단자(Q)로 "하이"신호를 출력하며, 플립플롭(FF4)으로 인가된다. 이때 상기 플립플롭(FF4)는 인버터(I3)를 통한 32KHZ의 반전 클럭에 의해 상기 플립플롭(FF3)의 "하이"신호를 출력하게 되며, 이 신호가 오아게이트(G3)를 통해 카운터(CNT1)에 인가되므로 카운터(CNT1)를 리세트 시킨다.

상기의 과정은 2프레임 이상의 에러시 동작이지만 1프레임 에러 발생시에는 상기 플립플롭(FF2)의 반전출력(

)이 "로우"상태를 유지하게 되며, 상기 플립플롭(FF1)은 카운터(CNT1)가 13진 카운트 완료시 "하이"신호를 래치하므로, 반전출력(

)의 "로우"신호에 의해 상기 플립플롭(FF2, FF3)가 클리어 되므로 원상태로 되돌아 가게 된다.

이때 상대 시스템에서 비반전 프레임 패턴을 충분한 시간동안 검출하지 못하면 수신 불능상태라고 판단하고 반전 프레임 패턴을 송신한다.

상기 제2FP검출부(12)는 인버터(I10)를 통해 데이터를 반전 입력하여 상기 제1FP검출부(11)와 동일한 기능을 수행한다.

이때 제2프레임 패턴 검출부(12)의 출력이 "로우"상태일시 카운터(CNT11)는 카운터부(30)의 32KHZ클럭에 의해 13프레임을 카운트하게 되며, 13프레임 카운트완료시 플립플롭(FF11)을 동작하여 출력단(Q)으로 "하이"신호를 반전출력단(Q)로 로우신호를 출력한다.

상기 플립플롭(FF11)의 반전출력(

)에 의해 카운터(CNT11) 및 플립플롭(FF1-FF3, FF5)이 클리어 되며, 출력(Q)에 의해 플립플롭(FF12)이 동작되어 MUX(20)의 선택신호로 "하이"신호를 인가하게 된다. 따라서 상기 MUX(20)는 제2FP검출부(12)의 출력을 선택하여 카운터부(30)로 인가하게 되어 전술한 바와같은 비반전 프레임 패턴 검출과정과 동일한 과정으로 반전 프레임 패턴을 검출하게 된다.

여기서 플립플롭(FF13-FF15) 및 앤드게이트(G14, G15)는 전술한 바와같이 1프레임 에러를 보상해 주기 위함이며, 반전 프레임 패턴 검출시 플립플롭(FF16,FF17) 및 앤드게이트(G17)에 의해 시스템의 시그널링 제어부로 상대 시스템의 수신 정보불능의 상태신호 및 인터럽트 신호를 발생한다.

상술한 바와같이 2개 이상의 교환 시스템을 연결하여 디지털 정보를 송수신할 때 상대 시스템의 수신 불능상태를 검사하여 송신 시스템에 알려줌으로써 전송 매질이나 상대 시스템의 수신부에 대한 동작상태 여부를 판단할 수 있으며, 송신 시스템은 송신을 중단하고 시스템 레벨에서 이에 상응한 필요한 조치를 하도록 함으로써 시스템의 신뢰성 향상 및 신속한 유지 보수관리를 수행할 수 있는 이점이 있다.

Claims (1)

1. 전송 정보를 검출하지 못할시 프레임 패턴을 반전하여 전송하는 교환 시스템에 있어서, 하이웨이 상의 데이터를 수신하여 프레임 주기의 클럭에 의해 비반전 프레임 패턴을 검출하는 제1FP검출부(11) 및 반전 프레임 패턴을 검출하는 제2FP검출부(12)와, 소정 선택 신호에 의해 상기 제1 또는 제2FP검출부(11,12)출력을 선택출력하는 MUX(20)와, 상기 MUX(20)의 출력상태에 따라 프레임 주기의 클럭을 발생하여 상기 제1 및 제2FP거출부(11,12) 및 각 구성소자로 공급하는 카운터부(30)와, 상기 제1FP검출부(11)의 출력을 상기 카운터부(30)의 출력에 의해 카운트하여 15비트의 비반전 프레임 패턴을 검출하는 제1FP카운터(41)와, 상기 제1FP카운터(41)의 출력을 래치하며 비반전 프레임 패턴중의 1프레임에 대한 에러를 보상하는 제1래치 및 에러 보상부(51)와, 상기 제1래치 및 에러 보상부(51)에서 최초 래치신호에만 동작하여 정상 상태임을 나타내는 상태신호를 발생하여 제어부측으로 인가하는 제1상태 보고부(61)와, 상기 제2FP검출부(12)의 출력을, 상기 카운터부(30)의 출력에 의해 카운트하여 15비트의 반전 프레임 패턴을 검출하는 제2FP카운터(42)와, 상기 제2FP카운터(42)의 출력을 래치하며 MUX(20)의 선택신호를 발생하며 반전 프레임 패턴중의 1프레임에 대한 에러를 보상하는 제2래치 및 에러보상부(52)와, 상기 제2래치 및 에러보상부(52)에서 최초 래치신호 발생시에만 동작하여 상대 시스템이 수신 불능상태임을 나타내는 상태신호를 제어부 측으로 인가하는 제2상태 보고부(62)로 구성됨을 특징으로 하는 상대 시스템의 수신 불능상태 감시회로.

Images