JPS5997245A - 二重化された時分割多元接続方式の通信装置における同期方式 - Google Patents
二重化された時分割多元接続方式の通信装置における同期方式Info
- Publication number
- JPS5997245A JPS5997245A JP57205977A JP20597782A JPS5997245A JP S5997245 A JPS5997245 A JP S5997245A JP 57205977 A JP57205977 A JP 57205977A JP 20597782 A JP20597782 A JP 20597782A JP S5997245 A JPS5997245 A JP S5997245A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- transmission frame
- synchronization
- timing signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/14—Relay systems
- H04B7/15—Active relay systems
- H04B7/204—Multiple access
- H04B7/212—Time-division multiple access [TDMA]
- H04B7/2125—Synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Radio Relay Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１） 発明の技術分野
本発明は、衛星通信等に用いられる二重化された時分割
多元接続（ＴＤＭＡ）方式の通信装置における同期方式
に関する。
多元接続（ＴＤＭＡ）方式の通信装置における同期方式
に関する。
（２）技術の背景
衛星通信等に用いられるＴＤＭＡ方式は１つの無線周波
数で時分割多元接続ができるが各局の送信時間の同期を
必要とする。すなわち基準バースト信号に対して或定め
られた時間幅が各局に通信時間帯として創り当てられる
ため、各局においては基準バースト信号に対して同期し
たフレーム信号を発生する必要がある。また装置が二重
化され現用装置と予備装置が並用される場合には、さら
に現用装置と予備装置の間のフレーム信号の位相同期が
必要となる。
数で時分割多元接続ができるが各局の送信時間の同期を
必要とする。すなわち基準バースト信号に対して或定め
られた時間幅が各局に通信時間帯として創り当てられる
ため、各局においては基準バースト信号に対して同期し
たフレーム信号を発生する必要がある。また装置が二重
化され現用装置と予備装置が並用される場合には、さら
に現用装置と予備装置の間のフレーム信号の位相同期が
必要となる。
（３） 従来技術と問題点
従来、ＴＤＭＡ方式の通信装置における二重化された同
期処理部としては第１図に示されるような回路が用いら
れている。現用同期処理部１ａは送信同期修正制御部１
１ａ１セレクタ１２ａ１送信フレームカウンタ１３ａ１
および送信スーパーフレームカウンタ１４ａから構成さ
れる。予備同期処理部１ｂは現用同期処理部１ａと同様
な構成であるが、説明に当って区別する必要から参照符
号として添字ａに代ってｂｔ＝添付する。また現用と予
備は障害等により切換えられると予備が現用となり、現
用は予備となるが、説明の都合上第１図における上側の
回路を現用、下側の回路を予備として説明する。
期処理部としては第１図に示されるような回路が用いら
れている。現用同期処理部１ａは送信同期修正制御部１
１ａ１セレクタ１２ａ１送信フレームカウンタ１３ａ１
および送信スーパーフレームカウンタ１４ａから構成さ
れる。予備同期処理部１ｂは現用同期処理部１ａと同様
な構成であるが、説明に当って区別する必要から参照符
号として添字ａに代ってｂｔ＝添付する。また現用と予
備は障害等により切換えられると予備が現用となり、現
用は予備となるが、説明の都合上第１図における上側の
回路を現用、下側の回路を予備として説明する。
送信フレームカウンタ１３ａはクロック信号を計数して
或定められた計数値に達すると送信フレームタイミング
信号を出力する。前記クロック信号は各同期処理部に内
蔵するクロック信号発生器（図示せず）により発生され
る。送信フレームタイミング１ｇ号＃′ｉ：送信スーパ
ーフレームカウンタ１４ａおよび送信同期修正制御部１
１ａにフレームトリガ信号として供給される。送信同期
修正制御部１１ａの出力はセレクタ１２ａ’（ｚ介して
送信フレームカウンタ１３ａに帰還されカウンタ値をク
リアする。現用の場合には、セレクタ１２ａは二重化切
換制御部（図示せず）からの切換信号Ｓにより切換えら
れて、送信同期修正制御部１１ａの出力が送信フレーム
カウンタ１３ａに接続されている。送信同期修正制御部
１１ａにはＴＤＭＡ。
或定められた計数値に達すると送信フレームタイミング
信号を出力する。前記クロック信号は各同期処理部に内
蔵するクロック信号発生器（図示せず）により発生され
る。送信フレームタイミング１ｇ号＃′ｉ：送信スーパ
ーフレームカウンタ１４ａおよび送信同期修正制御部１
１ａにフレームトリガ信号として供給される。送信同期
修正制御部１１ａの出力はセレクタ１２ａ’（ｚ介して
送信フレームカウンタ１３ａに帰還されカウンタ値をク
リアする。現用の場合には、セレクタ１２ａは二重化切
換制御部（図示せず）からの切換信号Ｓにより切換えら
れて、送信同期修正制御部１１ａの出力が送信フレーム
カウンタ１３ａに接続されている。送信同期修正制御部
１１ａにはＴＤＭＡ。
同期制御部（図示せず）からの同期修正信号Ｃが加えら
れており、ＴＤＭＡ方式における基準バースト信号と送
信フレームカウンタ１３ａによる送信フレームタイミン
グ信号との間の同期のずれを修正する。
れており、ＴＤＭＡ方式における基準バースト信号と送
信フレームカウンタ１３ａによる送信フレームタイミン
グ信号との間の同期のずれを修正する。
予備同期処理部１ｂにおいても現用同期処理部１ａと同
様であるが、セレクタ１２ｂの状態が異なり、送信同期
修正制御部１１ａの出力が送信フレームカウンタ１３ｂ
に供給されるように切換えられている。従って送信フレ
ームカウンタ１３ｂは自己のクロック信号によって計数
し、或定められた計数値に達すると送信フレームタイミ
ング信号を出力するが、カウンタのクリアは現用側の信
号によって行われる。
様であるが、セレクタ１２ｂの状態が異なり、送信同期
修正制御部１１ａの出力が送信フレームカウンタ１３ｂ
に供給されるように切換えられている。従って送信フレ
ームカウンタ１３ｂは自己のクロック信号によって計数
し、或定められた計数値に達すると送信フレームタイミ
ング信号を出力するが、カウンタのクリアは現用側の信
号によって行われる。
上述した現用側の送信フレームタイミング信号ＴｘＦ
Ｔ ａと予備側の送信フレームタイミング信号ＴｘＦ
Ｔｂの時間開イ奈を第２図に示す。すなわち上述の同期
方式においては各フレームタイミング信号ごとに現用と
予備のフレームタイミング信号の位相を合せている（図
中矢印にて表示）。この方式は現用側と予備側の間の同
期結合が密であり、同期処理部以外の箇所で障害が発生
し、現用装置と予備装置を切換える場合には問題はない
が、現用側の送信フレームカウンタが障害とな９周期が
狂うと、必ず予備側も狂ってしまうという欠点があり、
この点について、実質的に二重ｆヒ構成にした効果がな
いという問題点があった。
Ｔ ａと予備側の送信フレームタイミング信号ＴｘＦ
Ｔｂの時間開イ奈を第２図に示す。すなわち上述の同期
方式においては各フレームタイミング信号ごとに現用と
予備のフレームタイミング信号の位相を合せている（図
中矢印にて表示）。この方式は現用側と予備側の間の同
期結合が密であり、同期処理部以外の箇所で障害が発生
し、現用装置と予備装置を切換える場合には問題はない
が、現用側の送信フレームカウンタが障害とな９周期が
狂うと、必ず予備側も狂ってしまうという欠点があり、
この点について、実質的に二重ｆヒ構成にした効果がな
いという問題点があった。
（４）発明の目的
本発明の目的は、前述の従来方式における問題点にかん
がみ、予備側の送信フレームカウンタのトリガを現用側
の送信フレームタイミング信号を分周した・信号により
間欠的に行い、その他の時間にはフライホイール動作さ
せるという着想に基づき、現用側の送信フレームカウン
タが障害にｇちても予備側に与える影響を少なくするこ
とにある。
がみ、予備側の送信フレームカウンタのトリガを現用側
の送信フレームタイミング信号を分周した・信号により
間欠的に行い、その他の時間にはフライホイール動作さ
せるという着想に基づき、現用側の送信フレームカウン
タが障害にｇちても予備側に与える影響を少なくするこ
とにある。
（５）発明の構成
本発明においては、少なくとも同期処理部を二重化した
時分割多元接続方式の通信装置における同期方式におい
て、予備側の送信フレームカウンタの位相同期を現用側
の送信フレームタイミング信号を分周した情°号により
間欠的に行うことを特徴とする二重化された時分割多元
接読方式の通信装置における同期方式が提供される。
時分割多元接続方式の通信装置における同期方式におい
て、予備側の送信フレームカウンタの位相同期を現用側
の送信フレームタイミング信号を分周した情°号により
間欠的に行うことを特徴とする二重化された時分割多元
接読方式の通信装置における同期方式が提供される。
（６）発明の実施例
本発明の一実施例としての二重化さｔＬ光時分割多元接
続方式の通信装置における同期方式を行う同期処理部の
ブロック回路図が第３図に示される。
続方式の通信装置における同期方式を行う同期処理部の
ブロック回路図が第３図に示される。
現用同期処理部２ａと予備同期処理部２ｂは同様な構成
であり、現用と予備の切換えにょう現用が予備に切換え
られ、予備が現用に切換えられるが、説明の便宜上図の
上段側の同期処理部を現用側として客構成要素にａの添
字を付し、下段側金子備側として各構成要素Ｋｂの添字
を付している。
であり、現用と予備の切換えにょう現用が予備に切換え
られ、予備が現用に切換えられるが、説明の便宜上図の
上段側の同期処理部を現用側として客構成要素にａの添
字を付し、下段側金子備側として各構成要素Ｋｂの添字
を付している。
現用同期処理部２ａは、クロック信号を受けて計数する
送信フレームカウンタ１３ａ、送信フレームカウンタ１
３ａからの出力を受は計数を行ｂ１或定められた計数値
に達すると送信スーパーフレームタイミング信号を発生
する送信スーパーフレームカウンタ１４ａ、送信フレー
ムカウンタ１３ａからの出力およびＴＤＭＡ同期制御部
（図示せず）からの同期修正信号Ｃｉ受ける送信同期修
正制御部１］、ａｓ送信同期修正制御部１１ａの出方ｔ
−１つの入力端子に受けるセレクタ１２ａ、送信フレ−
ムカウンタ１３ａの出力ヲ受ける送信フレームタイミン
グ禁止ゲー） ２１ ａＳおよび禁止ゲート２１ｇの出
力を１つの入力端子に受け、出力をセレクタ１２ａの他
の入力端子に供給するオアゲート２２ａから構成される
。
送信フレームカウンタ１３ａ、送信フレームカウンタ１
３ａからの出力を受は計数を行ｂ１或定められた計数値
に達すると送信スーパーフレームタイミング信号を発生
する送信スーパーフレームカウンタ１４ａ、送信フレー
ムカウンタ１３ａからの出力およびＴＤＭＡ同期制御部
（図示せず）からの同期修正信号Ｃｉ受ける送信同期修
正制御部１］、ａｓ送信同期修正制御部１１ａの出方ｔ
−１つの入力端子に受けるセレクタ１２ａ、送信フレ−
ムカウンタ１３ａの出力ヲ受ける送信フレームタイミン
グ禁止ゲー） ２１ ａＳおよび禁止ゲート２１ｇの出
力を１つの入力端子に受け、出力をセレクタ１２ａの他
の入力端子に供給するオアゲート２２ａから構成される
。
予備同期処理部２ｂｔｊ前述のように現用同期処理部２
ａと同様な構成である。現用同期処理部２ａと予備同期
処理部２ｂの間の接続として上述のほかに、送信スーパ
ーフレームカウンタ１４ａの出力が禁止ゲー）２１ｂの
制御端子〉よびオアゲー）２２ｂの他の入力端子に接続
され、送信スーパーフレームカウンタ１４ｂの出力が禁
止ゲート２１ａの制御端子およびオアゲー）２２ａの他
の入力端子に接続される。さらに、二重化切換制御部（
図示せず）からの切換信号Ｓがセレクタ１２ａおよび１
２ｂの制御端子に接続されており、現用側においては送
信同期修正制御部１１ａの出力が送信フレームカウンタ
１３ａへ供給されるように、予備側においてはオアゲー
ト２２ｂの出力が送信フレームカウンタ１３ｂに供給さ
れるように切換えられている。
ａと同様な構成である。現用同期処理部２ａと予備同期
処理部２ｂの間の接続として上述のほかに、送信スーパ
ーフレームカウンタ１４ａの出力が禁止ゲー）２１ｂの
制御端子〉よびオアゲー）２２ｂの他の入力端子に接続
され、送信スーパーフレームカウンタ１４ｂの出力が禁
止ゲート２１ａの制御端子およびオアゲー）２２ａの他
の入力端子に接続される。さらに、二重化切換制御部（
図示せず）からの切換信号Ｓがセレクタ１２ａおよび１
２ｂの制御端子に接続されており、現用側においては送
信同期修正制御部１１ａの出力が送信フレームカウンタ
１３ａへ供給されるように、予備側においてはオアゲー
ト２２ｂの出力が送信フレームカウンタ１３ｂに供給さ
れるように切換えられている。
前述の同期処理部の動作について説明する。送信フレー
ムカウンタ１３ａは各同期処理部にお込て自蔵するクロ
ック信号発生器（図示せず）からのクロック信号管計数
して或定められた計数値に達すると送信フレームタイミ
ング信号を出力する。
ムカウンタ１３ａは各同期処理部にお込て自蔵するクロ
ック信号発生器（図示せず）からのクロック信号管計数
して或定められた計数値に達すると送信フレームタイミ
ング信号を出力する。
送信フレームタイミング信号は送信スーパーフレームカ
ウンタ１４ａに対するトリガ信号となり、或定められた
数だけ計数されると、送信スーパーフレームタイきング
信号が出力される。
ウンタ１４ａに対するトリガ信号となり、或定められた
数だけ計数されると、送信スーパーフレームタイきング
信号が出力される。
送信フレームタイミング信号は現用側の場合トリガ信号
として、送信同期修正制御部１１ａおよびセレクタ１２
ａを介して送信フレームカウンタ１３ａをクリアする。
として、送信同期修正制御部１１ａおよびセレクタ１２
ａを介して送信フレームカウンタ１３ａをクリアする。
その際送信同期修正制御部１１ａにおいて同期修正信号
Ｃにょシ、基準バースト信号と同期するよう修正を受け
、送信フレームタイミング信号と基準バースト信号の同
期が保たれる０ 予備側においては、送信フレームカウンタ１３ｂのトリ
ガ信号として、現用側の送信スーパーフレー人カウンタ
１４ａの出力すなわち送信スーパーフレームタイミング
信号をオアゲート２２ｂおよびセレクタ１２ｂ’（５介
して供給する。送信スーパーフレームタイミング信号の
存在しない時には、送信フレームカウンタ１３ｂは自己
の送信）１／−ムタイミング信号によって自走し、フラ
イホイール的に動作する。すなわち送信スーパーフレー
ムタイミング信号が供給されないと禁止ゲート２２ｂは
導通状態となる。
Ｃにょシ、基準バースト信号と同期するよう修正を受け
、送信フレームタイミング信号と基準バースト信号の同
期が保たれる０ 予備側においては、送信フレームカウンタ１３ｂのトリ
ガ信号として、現用側の送信スーパーフレー人カウンタ
１４ａの出力すなわち送信スーパーフレームタイミング
信号をオアゲート２２ｂおよびセレクタ１２ｂ’（５介
して供給する。送信スーパーフレームタイミング信号の
存在しない時には、送信フレームカウンタ１３ｂは自己
の送信）１／−ムタイミング信号によって自走し、フラ
イホイール的に動作する。すなわち送信スーパーフレー
ムタイミング信号が供給されないと禁止ゲート２２ｂは
導通状態となる。
前述のような構成によると、現用側の送信スーパーフレ
ームタイミング信号と予備側の送信フレームタイミング
信号の関係は第４図のようになる。
ームタイミング信号と予備側の送信フレームタイミング
信号の関係は第４図のようになる。
予備側の送信フレームタイミング信号ＴｘＦ’Ｔｂは、
現用側の送信スーパーフレームタイミング信号ＴｘＳＦ
Ｔａが供給される時には、その信号と位相が合せられ、
供給されない時には自己のクロック信号に従って自走す
る。
現用側の送信スーパーフレームタイミング信号ＴｘＳＦ
Ｔａが供給される時には、その信号と位相が合せられ、
供給されない時には自己のクロック信号に従って自走す
る。
旧述の実施例においては、予備側の送信フレームカウン
タはスーパーフレームごとにしかトリガされず、はとん
どの時間はフライホイール動作を続ける。このことは現
用側との結合が従来例に比べ疎結合であって、現用側の
同期処理部の障害に対し影響を受けにくい効果があるこ
とを示す。しかし現用側に障害の発生が検出された場合
には予備側を現用に切換えることによって送信同期が保
たれる。
タはスーパーフレームごとにしかトリガされず、はとん
どの時間はフライホイール動作を続ける。このことは現
用側との結合が従来例に比べ疎結合であって、現用側の
同期処理部の障害に対し影響を受けにくい効果があるこ
とを示す。しかし現用側に障害の発生が検出された場合
には予備側を現用に切換えることによって送信同期が保
たれる。
本実施例においては、予備側の送信フレームカウンタは
現用側の送信スーパーフレームカウンタの出力によりト
リガされるとして説明したが、別に分周器を設は送信フ
レームカウンタの出力を分周してトリガ信号とすること
も可能である。
現用側の送信スーパーフレームカウンタの出力によりト
リガされるとして説明したが、別に分周器を設は送信フ
レームカウンタの出力を分周してトリガ信号とすること
も可能である。
（７）発明の効果
本発明によれば、現用および予備の同期処理部間の同期
結合を疎にし、現用側の送信フレームカウンタが障害Ｖ
Ｃ’Ｘちても予備側に与える影響ヲ少なくすることがで
きる。
結合を疎にし、現用側の送信フレームカウンタが障害Ｖ
Ｃ’Ｘちても予備側に与える影響ヲ少なくすることがで
きる。
第１圀は従来形の二重化され７ＣＴＤＭＡ方式の通信装
置における同期処理部のブロック回路図、第２図は第１
図の同期処理部の波形図、第３図は本発明の一実施例と
しての二敬化されたＴＤＭＡ方式の通信装置における同
期方式を行う同期処理部のブロック回路図、および第４
図は第３図の同期処理部の波形図である。 ｌａ・・・・・・現用同期処理部、ｉｂ・・・・・・予
備同期処理部、２ａ・・・・・・現用同期処理部、２ｂ
・・・・・・予備同期処理部、ｌｌａ、ｌｌｂ・・・・
・・送信同期１ω正制御部、１２ ａ 、 １２ ｂ・
・−・セレクタ、１３ａ、１３ｂ・・・・・・送信フレ
ームカウンタ、ｔ４ａ、１４ｂ・・・・・・送信スーパ
ーフレームカウンタ、２１ ａ 、 ２ ｌ ｂ・・・
・・・送信フレームタイミング禁止ゲート、２２ａ 、
２２ｂ・・・・・・オアゲート。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士 西 舘 和 之 弁理士 内 １）幸 男 汗理士 山 口 餡 之
置における同期処理部のブロック回路図、第２図は第１
図の同期処理部の波形図、第３図は本発明の一実施例と
しての二敬化されたＴＤＭＡ方式の通信装置における同
期方式を行う同期処理部のブロック回路図、および第４
図は第３図の同期処理部の波形図である。 ｌａ・・・・・・現用同期処理部、ｉｂ・・・・・・予
備同期処理部、２ａ・・・・・・現用同期処理部、２ｂ
・・・・・・予備同期処理部、ｌｌａ、ｌｌｂ・・・・
・・送信同期１ω正制御部、１２ ａ 、 １２ ｂ・
・−・セレクタ、１３ａ、１３ｂ・・・・・・送信フレ
ームカウンタ、ｔ４ａ、１４ｂ・・・・・・送信スーパ
ーフレームカウンタ、２１ ａ 、 ２ ｌ ｂ・・・
・・・送信フレームタイミング禁止ゲート、２２ａ 、
２２ｂ・・・・・・オアゲート。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士 西 舘 和 之 弁理士 内 １）幸 男 汗理士 山 口 餡 之
Claims (1)
- 少なくとも同期処理部を二重化した時分割多元接α方式
の通信装置における同期方式において、予備側の送信フ
レームカウンタの位相同期を現用側の送信フレームタイ
ミング信号を分周した信号により間欠的に行うことを特
徴とする二重化された時分割多元接続方式の通信装置に
おける同期方式０
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57205977A JPS5997245A (ja) | 1982-11-26 | 1982-11-26 | 二重化された時分割多元接続方式の通信装置における同期方式 |
| US06/553,073 US4574377A (en) | 1982-11-26 | 1983-11-18 | Synchronization method and apparatus in redundant time-division-multiple-access communication equipment |
| EP83307099A EP0110648B1 (en) | 1982-11-26 | 1983-11-21 | Synchronization apparatus in redundant time-division-multiple-access communication equipment |
| DE8383307099T DE3370424D1 (en) | 1982-11-26 | 1983-11-21 | Synchronization apparatus in redundant time-division-multiple-access communication equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57205977A JPS5997245A (ja) | 1982-11-26 | 1982-11-26 | 二重化された時分割多元接続方式の通信装置における同期方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5997245A true JPS5997245A (ja) | 1984-06-05 |
| JPH0119781B2 JPH0119781B2 (ja) | 1989-04-13 |
Family
ID=16515845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57205977A Granted JPS5997245A (ja) | 1982-11-26 | 1982-11-26 | 二重化された時分割多元接続方式の通信装置における同期方式 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4574377A (ja) |
| EP (1) | EP0110648B1 (ja) |
| JP (1) | JPS5997245A (ja) |
| DE (1) | DE3370424D1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60239880A (ja) * | 1984-05-15 | 1985-11-28 | Setsutaka Tomochika | 分割区域値のコ−ド化方法 |
| JPS60239881A (ja) * | 1984-05-15 | 1985-11-28 | Setsutaka Tomochika | 分割区域値のコ−ド化方法 |
| JPS60239879A (ja) * | 1984-05-15 | 1985-11-28 | Setsutaka Tomochika | 分割区域値のコ−ド化方法 |
| JPS60240278A (ja) * | 1984-05-15 | 1985-11-29 | Setsutaka Tomochika | 分割区域値のコ−ド化方法 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4882738A (en) * | 1987-06-25 | 1989-11-21 | Nec Corporation | Clock control system |
| US4922489A (en) * | 1987-10-23 | 1990-05-01 | Siemens Aktiengesellschaft | Circuit configuration for routine testing of the clock supply of a large number of units operated with the same clock |
| US5376928A (en) * | 1992-09-18 | 1994-12-27 | Thomson Consumer Electronics, Inc. | Exchanging data and clock lines on multiple format data buses |
| JP2511370B2 (ja) * | 1993-02-26 | 1996-06-26 | 富士通株式会社 | 受信回路 |
| GB9414331D0 (en) * | 1994-07-15 | 1994-09-07 | Thomson Consumer Electronics | Combined I*C and IM bus architecture |
| JP3622510B2 (ja) * | 1998-06-19 | 2005-02-23 | 富士通株式会社 | ディジタル加入者線伝送方法、ａｄｓｌトランシーバ、チャンネルアナリシステ方法及びａｄｓｌ装置 |
| DE19832440A1 (de) * | 1998-07-18 | 2000-01-20 | Alcatel Sa | Synchronisationsverfahren, primärer Referenztaktgenerator und Netzelement für ein synchrones digitales Nachrichtenübertragungsnetz |
| JP3575998B2 (ja) * | 1998-08-28 | 2004-10-13 | 富士通株式会社 | フレーム同期処理装置及びフレーム同期処理方法 |
| JP4207329B2 (ja) * | 1999-09-20 | 2009-01-14 | 富士通株式会社 | フレーム同期回路 |
| US6728535B2 (en) | 2001-05-02 | 2004-04-27 | The Boeing Company | Fail-over of forward link equipment |
| SE0201008D0 (sv) * | 2002-04-03 | 2002-04-03 | Teracom Ab | A method and a system for synchronising digital data streams |
| US6970045B1 (en) | 2003-06-25 | 2005-11-29 | Nel Frequency Controls, Inc. | Redundant clock module |
| US8747387B2 (en) * | 2005-10-11 | 2014-06-10 | Covidien Lp | IV catheter with in-line valve and methods related thereto |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5631248A (en) * | 1979-08-22 | 1981-03-30 | Fujitsu Ltd | Synchronizing system |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3795872A (en) * | 1972-09-18 | 1974-03-05 | Bell Telephone Labor Inc | Protection scheme for clock signal recovery arrangement |
| US3803568A (en) * | 1973-04-06 | 1974-04-09 | Gte Automatic Electric Lab Inc | System clock for electronic communication systems |
| US3974333A (en) * | 1975-09-24 | 1976-08-10 | Bell Telephone Laboratories, Incorporated | Adaptive synchronization system |
| US4019143A (en) * | 1976-05-10 | 1977-04-19 | Bell Telephone Laboratories, Incorporated | Standby apparatus for clock signal generators |
| JPS5346216A (en) * | 1976-10-08 | 1978-04-25 | Nec Corp | Time sharing multiplex commnicating unit |
| US4144448A (en) * | 1977-11-29 | 1979-03-13 | International Business Machines Corporation | Asynchronous validity checking system and method for monitoring clock signals on separate electrical conductors |
| JPS5582550A (en) * | 1978-12-15 | 1980-06-21 | Fujitsu Ltd | Digital radio unit |
| DE2907608A1 (de) * | 1979-02-27 | 1980-08-28 | Siemens Ag | Schaltungsanordnung zur takterzeugung in fernmeldeanlagen, insbesondere zeitmultiplex-digital-vermittlungsanlagen |
| US4282493A (en) * | 1979-07-02 | 1981-08-04 | Motorola, Inc. | Redundant clock signal generating circuitry |
| JPS5689148A (en) * | 1979-12-21 | 1981-07-20 | Fujitsu Ltd | Radio device of switching without instantaneous break |
-
1982
- 1982-11-26 JP JP57205977A patent/JPS5997245A/ja active Granted
-
1983
- 1983-11-18 US US06/553,073 patent/US4574377A/en not_active Expired - Lifetime
- 1983-11-21 DE DE8383307099T patent/DE3370424D1/de not_active Expired
- 1983-11-21 EP EP83307099A patent/EP0110648B1/en not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5631248A (en) * | 1979-08-22 | 1981-03-30 | Fujitsu Ltd | Synchronizing system |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60239880A (ja) * | 1984-05-15 | 1985-11-28 | Setsutaka Tomochika | 分割区域値のコ−ド化方法 |
| JPS60239881A (ja) * | 1984-05-15 | 1985-11-28 | Setsutaka Tomochika | 分割区域値のコ−ド化方法 |
| JPS60239879A (ja) * | 1984-05-15 | 1985-11-28 | Setsutaka Tomochika | 分割区域値のコ−ド化方法 |
| JPS60240278A (ja) * | 1984-05-15 | 1985-11-29 | Setsutaka Tomochika | 分割区域値のコ−ド化方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3370424D1 (en) | 1987-04-23 |
| EP0110648A1 (en) | 1984-06-13 |
| EP0110648B1 (en) | 1987-03-18 |
| JPH0119781B2 (ja) | 1989-04-13 |
| US4574377A (en) | 1986-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5997245A (ja) | 二重化された時分割多元接続方式の通信装置における同期方式 | |
| Finn | Resynch procedures and a fail-safe network protocol | |
| US5828670A (en) | Distribution of synchronization in a synchronous optical environment | |
| US5638379A (en) | Encoding system for distribution of synchronization | |
| JPH01235431A (ja) | ディジタル通信方式の中間中継局 | |
| US6144674A (en) | Hitless clock recovery in ATM networks | |
| US6163526A (en) | Transmission system for switching connection from a working channel line to a protection channel line while avoiding instantaneous cutoff upon failure | |
| EP1553478A1 (en) | A redundant synchronous clock distribution method, a related clock module and a related clock slave device | |
| GB2353173A (en) | Telecommunications system | |
| JPH09261210A (ja) | 同期伝送システムの同期クロック分配方式 | |
| US3467779A (en) | Oscillator synchronisation in digital communications systems | |
| JPH0936826A (ja) | 伝送路の無瞬断切替装置および方法 | |
| US4394758A (en) | Synchronizing unit for receiving section of PCM station | |
| JP3030783B2 (ja) | 受信データ同期回路 | |
| JPS61247142A (ja) | デジタル伝送路切換方式 | |
| JP2949310B2 (ja) | クロック供給装置及び通信ネットワークシステム | |
| JP3331451B2 (ja) | ディジタル信号伝送装置 | |
| JP3409234B2 (ja) | アド・ドロップマルチプレクサ装置 | |
| CN110149163B (zh) | 一种标准数字时钟系统冗余切换的电路 | |
| JPH0879214A (ja) | 無瞬断切替方法 | |
| JP3436241B2 (ja) | 無線通信装置における冗長化ベースバンド部 | |
| JP3286926B2 (ja) | リングシステムにおけるクロック切替方式 | |
| JPH04371096A (ja) | 位相同期検出方式 | |
| JP3229993B2 (ja) | フレームパルス切替回路 | |
| JP2918943B2 (ja) | 位相同期回路 |