JPH05276135A - 多重化システムにおけるパリティー付加方式 - Google Patents

多重化システムにおけるパリティー付加方式

Info

Publication number
JPH05276135A
JPH05276135A JP6743092A JP6743092A JPH05276135A JP H05276135 A JPH05276135 A JP H05276135A JP 6743092 A JP6743092 A JP 6743092A JP 6743092 A JP6743092 A JP 6743092A JP H05276135 A JPH05276135 A JP H05276135A
Authority
JP
Japan
Prior art keywords
parity
signal
unit
data signal
addition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6743092A
Other languages
English (en)
Inventor
Mitsuru Kurabe
充 倉部
Teruhiko Hirata
輝彦 平田
Takashi Onodera
貴志 小野寺
Akihiko Kimoto
明彦 木元
Takaaki Sugawara
孝顕 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6743092A priority Critical patent/JPH05276135A/ja
Publication of JPH05276135A publication Critical patent/JPH05276135A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】 【目的】 本発明は多重化システムにおけるパリティー
付加方式に関し、多重化システムを切り替えても受信側
ではパリティーエラーを起こさない多重化システムにお
けるパリティー付加方式の提供を目的とする。 【構成】 現用系及び1又は2以上の予備系のパリティ
ー演算付加部10 ,11を備え、現用系のパリティー演
算付加部10 又は11 は自己が前回生成したパリティー
信号と今回のデータ信号とに基づいて今回のパリティー
信号を生成し、かつ予備系のパリティー演算付加部11
又は10 は現用系のパリティー演算付加部10 又は11
が前回生成したパリティー信号と今回のデータ信号とに
基づいて今回のパリティー信号を生成する。好ましく
は、多重化システムの現用/予備の切替制御を行う監視
制御部を備え、各パリティー演算付加部は監視制御部に
よる現用/予備の切替制御に応じて夫々が現用系又は現
用系と予備系又は夫々が予備系のパリティー演算付加部
として動作する。また、各パリティー演算付加部はその
電源投入時には予備系のパリティー演算付加部として動
作する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は多重化システムにおける
パリティー付加方式に関し、更に詳しくは前回生成され
たパリティー信号と今回のデータ信号とに基づいて今回
のパリティー信号を生成し、これをデータ信号に付加し
て送信を行う多重化システムにおけるパリティー付加方
式に関する。
【0002】この種のパリティー付加方式は通信システ
ムで採用されており、これを多重化した通信システムに
おいては、該多重化システムを切り替えても受信側でパ
リティーエラーを起こさないことが望まれる。
【0003】
【従来の技術】図6は従来のパリティー付加方式を説明
する図で、図6の(A)は従来のパリティー付加方式の
構成を示す図、図6の(B)は従来のパリティー付加方
式の動作タイミングチャートである。図において、
0 ,51 は従来のパリティー演算付加部、6はセレク
タ(SEL)、7はパリティー検査部、8は監視制御部
である。
【0004】現用系のパリティー演算付加部50 は、パ
リティーの生成フェーズG1 において、自己が前回生成
し送信したパリティー信号P0 と今回のデータ信号D1
とに基づいて今回のパリティー信号P1 を生成し、これ
をデータ信号D1 に付加して伝送路CH0 に送信を行
う。次の生成フェーズG2 においては、自己が今回生成
し送信したパリティー信号P1 と次回のデータ信号D2
とに基づいて次回のパリティー信号P2 を生成し、これ
をデータ信号D2 に付加して送信を行う。以下同様であ
る。また予備系のパリティー演算付加部51 についても
同様であり、現用系のパリティー演算付加部50 とは関
係なく、自己が前回生成し送信したパリティー信号と今
回のデータ信号とに基づいて今回のパリティー信号を生
成し、これをデータ信号に付加して送信を行う。
【0005】このように、パリティー演算付加部50
1 が互いに独立して動作する二重化システムにおいて
は、雑音等の影響により、両パリティー演算付加部
0 ,5 1 の生成したパリティー信号がある時点で図示
のP1 とP1 ´の如く不一致を起こす場合がある。しか
も、一旦不一致を起こすと、その後もP2 とP2 ´更に
はP3 とP3 ´の如く不一致が波及してしまう。
【0006】一方、パリティー検査部7では、検査フェ
ーズC1 において、パリティー信号P0 とデータ信号D
1 とパリティー信号P1 とに基づいてパリティー検査を
行っており、このパリティー検査は正常である。しか
し、次の検査フェーズC2 においては、例えば伝送路C
0 に対する雑音等の影響によりデータ信号D2 の部分
がデータ信号D2 ´に化けて受信されており、その結果
このパリティー検査はパリティーエラーPEとなる。
【0007】これにより、監視制御部8は二重化システ
ムの現用系と予備系とを切り替えるが、その結果パリテ
ィー検査部7では、検査フェーズC3 において、パリテ
ィー演算付加部10 が送信したパリティー信号P2 とパ
リティー演算付加部11 が送信したデータ信号D3 と同
パリティー演算付加部11 が生成し送信したパリティー
信号P3 ´とに基づいてパリティー検査を行うことにな
る。かかる場合には、データ伝送が正常に行われたにも
係わらず、その検査結果は当然にパリティーエラーPE
となってしまう。
【0008】
【発明が解決しようとする課題】上記のように従来のパ
リティー付加方式では、二重化したパリティー演算付加
部が相互に独立して動作する方式であるので、二重化シ
ステムの切替の際には、データ伝送が正常に行われたに
も係わらずそのパリティー検査結果がエラーとなってし
まうという不都合があった。
【0009】本発明の目的は、このような多重化システ
ムを切り替えても受信側ではパリティーエラーを起こさ
ない多重化システムにおけるパリティー付加方式を提供
することにある。
【0010】
【課題を解決するための手段】上記の課題は図1の構成
により解決される。即ち、本発明の多重化システムにお
けるパリティー付加方式は、前回生成されたパリティー
信号と今回のデータ信号とに基づいて今回のパリティー
信号を生成し、これをデータ信号に付加して送信を行う
多重化システムにおけるパリティー付加方式において、
現用系及び1又は2以上の予備系のパリティー演算付加
部10 ,11 を備え、現用系のパリティー演算付加部1
0 又は11 は自己が前回生成したパリティー信号と今回
のデータ信号とに基づいて今回のパリティー信号を生成
し、かつ予備系のパリティー演算付加部11 又は10
現用系のパリティー演算付加部10 又は11 が前回生成
したパリティー信号と今回のデータ信号とに基づいて今
回のパリティー信号を生成するものである。
【0011】
【作用】現用系のパリティー演算付加部10 は、パリテ
ィーの生成フェーズG1 において、自己が前回生成し送
信したパリティー信号P0 と今回のデータ信号D1 とに
基づいて今回のパリティー信号P1 を生成し、これをデ
ータ信号D1 に付加して伝送路CH0 に送信を行う。ま
た次の生成フェーズG2 においては、自己が今回生成し
送信したパリティー信号P1 と次回のデータ信号D2
に基づいて次回のパリティー信号P2 を生成し、これを
データ信号D2 に付加して送信を行う。
【0012】一方、予備系のパリティー演算付加部11
は、生成フェーズG1 において、現用系のパリティー演
算付加部10 が前回生成したパリティー信号P0 と今回
のデータ信号D1 とに基づいて今回のパリティー信号P
1 を生成するが、このパリティー信号P1 は何ら利用さ
れず、代わりに次回のパリティー信号P2 の生成のため
に現用系のパリティー演算付加部10 が今回生成したパ
リティー信号P1 を受け取り、これを保持する。次の生
成フェーズG2 についても同様である。
【0013】従って、両パリティー演算付加部10 ,1
1 の生成したパリティー信号がどこかで不一致を起こし
ても、該不一致が後に波及することはない。一方、受信
側では、検査フェーズC1 において、パリティー信号P
0 とデータ信号D1 とパリティー信号P1 とに基づいて
パリティー検査を行っており、このパリティー検査は正
常である。しかし、次の検査フェーズC2 においては、
例えば伝送路CH0 に対する雑音等の影響により送信デ
ータ信号D2 の部分が受信データ信号D2 ´に化けてお
り、その結果このパリティー検査はパリティーエラーP
Eとなる。
【0014】これにより、二重化システムの現用系と予
備系とが切り替えられるが、その結果受信側では、検査
フェーズC3 において、パリティー演算付加部10 が送
信したパリティー信号P2 とパリティー演算付加部11
が送信したデータ信号D3 と同パリティー演算付加部1
1 が生成し送信したパリティー信号P3 とに基づいてパ
リティー検査を行うことになる。
【0015】しかるに、パリティー演算付加部11 は、
生成フェーズG3 において、パリティー演算付加部10
が前回生成したパリティー信号P2 と今回のデータ信号
3とに基づいて今回のパリティー信号P3 を生成して
いるので、これらのデータ伝送が正常に行われていれ
ば、受信側でパリティーエラーとなることはない。好ま
しくは、多重化システムの現用/予備の切替制御を行う
監視制御部4を備え、各パリティー演算付加部10 ,1
1 は監視制御部4による現用/予備の切替制御に応じて
夫々が現用系又は現用系と予備系又は夫々が予備系のパ
リティー演算付加部として動作する。
【0016】また好ましくは、各パリティー演算付加部
0 ,11 はその電源投入時には予備系のパリティー演
算付加部として動作する。
【0017】
【実施例】以下、添付図面に従って本発明による実施例
を詳細に説明する。なお、全図を通して同一符号は同一
又は相当部分を示すものとする。図2は第1実施例のパ
リティー付加方式の構成を示す図で、図において10
1 は第1実施例のパリティー演算付加部、110 ,1
1 は例えば16ビットのCRC発生器(CRCG)、
120 ,121 はセレクタ(SEL)、130 ,131
はパリティー演算結果を記憶する16ビットのパラレル
シリアル変換器(PS)、140 ,141 はセレクタ
(SEL)、150 ,151 はDタイプのフリップフロ
ップ(FF)、160 ,161 はORゲート回路、2は
二重化システムを切り替えるセレクタ(SEL)、3は
CRC検査器(CRCC)、4は二重化システムの切替
制御を行う監視制御部である。
【0018】図3は第1実施例のパリティー付加方式の
動作タイミングチャートであり、以下、両図を参照して
動作を詳細に説明する。パリティー演算付加部10 に注
目すると、セレクタ120 はその選択制御信号がLOW
レベルの時に入力端子a側を選択する。例えば監視制御
部4による現用/予備の切替制御信号SがLOWレベル
の時は、現用/予備を切り替えるセレクタ2が入力端子
a側を選択すると共に、セレクタ120 の選択制御信号
もLOWレベルとなり、これによりパリティー演算付加
部10 は現用系として動作することになる。即ち、パリ
ティー演算付加部10 は自己が前回生成したパリティー
信号と今回のデータ信号とに基づいて今回のパリティー
信号を生成する。以下にその詳細を説明する。
【0019】例えばCRC発生器110 が前回のパリテ
ィー信号P0 を生成すると、該パリティー信号P0 は所
定の転送クロック信号Tによりパラレルシリアル変換器
13 0 にロードされ、その後CRC発生器110 はリセ
ット信号Rによりリセットされる。一方、パラレルシリ
アル変換器130 のパリティー信号P0 は、パリティー
挿入信号PSがHIGHレベルとなることによりセレク
タ140 の入力端子bを介して外部に送信され、同時に
この送信パリティー信号P0 はCRC発生器110 に帰
還入力する。これにより、CRC発生器110 は生成フ
ェーズG1 を開始する。
【0020】やがてパリティー信号P0 の送信が終了す
ると、パリティー挿入信号PSはLOWレベルとなり、
今度はセレクタ140 の入力端子aを介してデータ信号
1が送信される。その際に、CRC発生器110 は引
き続き送信データ信号D1 についての生成フェーズG1
を実行している。そして、データ信号D1 の送信が終了
した時点では、CRC発生器110 は今回のパリティー
信号P1 を生成しており、これがパラレルシリアル変換
器130 にロードされる。こうして、パリティー演算付
加部10 が現用系である間は上記と同様の処理が繰り返
される。
【0021】一方、監視制御部4からHIGHレベルの
切替制御信号Sを加えられたパリティー演算付加部11
は予備系として動作することになる。この場合は、セレ
クタ121 は入力端子b側を選択するので、パリティー
演算付加部11 は現用系のパリティー演算付加部10
前回生成したパリティー信号と今回のデータ信号とに基
づいて今回のパリティー信号を生成することになる。
【0022】かかる構成にした結果、二重化システムを
切り替えてもCRC検査器でパリティーエラーを起こさ
ないことにつては、図1について上記した通りである。
なお、このパリティー演算付加部10 をシステムから抜
いて再び挿入したような場合には、所謂電源投入の状態
となる。これにより、内部ではパワーONリセット信号
PWRが発生し、フリップフロップ150 は強制リセッ
トされる。その結果、セレクタ120 の選択制御信号は
HIGHレベルになり、これによりセレクタ120 は入
力端子b側を選択する。即ち、パリティー演算付加部1
0 は電源投入した際には自動的に予備系として動作する
ようになる。そして、その後に最初の転送クロック信号
Tが発生すると、これによりパラレルシリアル変換器1
0 はパリティー演算付加部11 が生成したパリティー
信号を受け取り、これによって何時でも現用系として動
作できる状態になる。また、同時にフリップフロップ1
0 はリセットされ、その後にこのパリティー演算付加
部10 が現用系として動作するか予備系として動作する
かは監視制御部4からのシステムの切替制御信号Sに従
うことになる。
【0023】図4は第2実施例のパリティー付加方式の
構成を示す図で、図において10 ,11 は第2実施例の
パリティー演算付加部、20 ,21 はセレクタ(SE
L)、30 ,31 はCRC検査器(CRCC)、40
1 は監視制御部である。かかる構成にすれば、監視制
御部40 ,41 は、例えば相互に連絡を取ることによ
り、各パリティー演算付加部10 ,11 を夫々が現用系
又は現用系と予備系又は夫々が予備系として動作するよ
うに任意に制御できる。
【0024】例えば各切替制御信号をS0 =0,S0 ´
=0,S1 =1,S1 ´=0とすると、各セレクタは図
示のような接続となり、パリティー演算付加部10 が現
用系として動作すると共に、後段の二重化部の出力DP
0 及びDP1 にはパリティー演算付加部10 からのパリ
ティー信号及びデータ信号が供給される。一方、パリテ
ィー演算付加部11 は予備系として動作しており、この
場合は、その出力のパリティー信号及びデータ信号は後
段の二重化部の出力に供給されていないので、パリティ
ー演算付加部11 を抜き出して修理することも可能であ
る。そして、パリティー演算付加部11 を再びシステム
に戻せば、パリティー演算付加部10 からのパリティー
信号が供給され、パリティー演算付加部11 は何時でも
現用系として動作可能になる。また各切替制御信号をS
0 =1,S0 ´=1,S1 =0,S1 ´=1とすると、
上記の場合の逆になる。
【0025】また、各切替制御信号をS0 =0,S0 ´
=0,S1 =0,S1 ´=1とすると、パリティー演算
付加部10 は現用系として動作すると共に、後段の二重
化部の出力DP0 にそのパリティー信号及びデータ信号
を供給する。またパリティー演算付加部11 も現用系と
して動作すると共に、後段の二重化部の出力DP1 にそ
のパリティー信号及びデータ信号を供給する。かかる場
合には、従来と同様にして両パリティー演算付加部
0 ,11 の発生するパリティー信号に不一致が生じる
可能性があるが、いずれかのパリティー演算付加部10
又は11 を予備系に戻せば両パリティー信号は直ちに一
致する。
【0026】また、各切替制御信号をS0 =1,S0 ´
=0,S1 =1,S1 ´=1とすると、両パリティー演
算付加部10 ,11 は共に予備系として動作するが、こ
の場合は実質的に上記の各切替制御信号をS0 =0,S
0 ´=0,S1 =0,S1 ´=1とした場合と同一の動
作になる。これ以外にも切替制御信号S0 〜S1 ´の様
々な組み合わせが可能であり、全体では16通りある。
これらの各動作の詳細は図4の構成と上記の説明とから
容易かつ明確に理解できる筈である。以下に、その一例
の動作を説明する。
【0027】図5は第2実施例のパリティー付加方式の
一例の動作タイミングチャートである。図において、切
替制御信号S0 ,S0 ´はある区間において一貫してL
OWレベルであり、これによりパリティー演算付加部1
0 は一貫して現用系として動作する。一方、切替制御信
号S1 ,S1 ´は図示の如くHIGH,LOW,HIG
Hと変化しており、これによりパリティー演算付加部1
1 はパリティーの生成フェーズG3 までは予備系として
動作し、生成フェーズG4 及びG5 では現用系として動
作する。
【0028】一方、システムの出力信号DP0 について
見ると、該信号DP0 は一貫して現用系として動作して
いるパリティー演算付加部10 により供給されている。
また、出力信号DP1 について見ると、該信号DP1
検査フェーズC2 までは予備系として動作しているパリ
ティー演算付加部11 により供給され、続く検査フェー
ズC3 及びC4 では現用系として動作しているパリティ
ー演算付加部10 により供給され、更に検査フェーズC
5 では再び予備系として動作しているパリティー演算付
加部11 により供給されている。
【0029】ところで、この例では、両パリティー演算
付加部10 ,11 が互いに独立して現用系として動作し
ているところの生成フェーズG4 及びG5 の区間が存在
している。その結果、このような区間が長い時は、従来
と同様にしてパリティー信号P4 とP4 ´の如く生成し
たパリティー信号の不一致が生じる可能性がある。しか
し、この例ではパリティー演算付加部11 により生成フ
ェーズG4 で生成されたパリティー信号P4 ´は実際に
は後段の二重化系には供給されていない。従って、その
後に再びパリティー演算付加部11 を予備系として動作
させても、その際のパリティー信号P5 はパリティー演
算付加部10 から供給されるので、その結果二重化系の
出力DP1 においてはシステムの切替制御が原因ではパ
リティーエラーとはなり得ない。
【0030】なお、上記実施例ではCRCパリティー検
査方式への適用例を述べたが、本発明は他の様々な種類
のパリティー検査方式にも適用可能である。また、上記
実施例は二重化システムについて述べたが、例えば多数
決論理による制御下で動作するような任意の多重化シス
テムにも適用可能である。
【0031】
【発明の効果】以上述べた如く本発明によれば、現用系
のパリティー演算付加部10 又は11は自己が前回生成
したパリティー信号と今回のデータ信号とに基づいて今
回のパリティー信号を生成し、かつ予備系のパリティー
演算付加部11 又は10 は現用系のパリティー演算付加
部10 又は11 が前回生成したパリティー信号と今回の
データ信号とに基づいて今回のパリティー信号を生成す
るので、多重化システムを切り替えても受信側ではパリ
ティーエラーを起こさない。
【図面の簡単な説明】
【図1】図1は本発明の原理的構成図である。
【図2】図2は第1実施例のパリティー付加方式の構成
を示す図である。
【図3】図3は第1実施例のパリティー付加方式の動作
タイミングチャートである。
【図4】図4は第2実施例のパリティー付加方式の構成
を示す図である。
【図5】図5は第2実施例のパリティー付加方式の一例
の動作タイミングチャートである。
【図6】図6は従来のパリティー付加方式を説明する図
である。
【符号の説明】
0 ,11 パリティー演算付加部
フロントページの続き (72)発明者 木元 明彦 栃木県小山市城東3丁目28番1号 富士通 ディジタル・テクノロジ株式会社内 (72)発明者 菅原 孝顕 宮城県仙台市青葉区1番町1丁目2番25号 富士通東北ディジタル・テクノロジ株式 会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 前回生成されたパリティー信号と今回の
    データ信号とに基づいて今回のパリティー信号を生成
    し、これをデータ信号に付加して送信を行う多重化シス
    テムにおけるパリティー付加方式において、 現用系及び1又は2以上の予備系のパリティー演算付加
    部(10 ,11 )を備え、 現用系のパリティー演算付加部(10 又は11 )は自己
    が前回生成したパリティー信号と今回のデータ信号とに
    基づいて今回のパリティー信号を生成し、かつ予備系の
    パリティー演算付加部(11 又は10 )は現用系のパリ
    ティー演算付加部(10 又は11 )が前回生成したパリ
    ティー信号と今回のデータ信号とに基づいて今回のパリ
    ティー信号を生成することを特徴とする多重化システム
    におけるパリティー付加方式。
  2. 【請求項2】 多重化システムの現用/予備の切替制御
    を行う監視制御部(4)を備え、 各パリティー演算付加部(10 ,11 )は監視制御部
    (4)による現用/予備の切替制御に応じて夫々が現用
    系又は現用系と予備系又は夫々が予備系のパリティー演
    算付加部として動作することを特徴とする請求項1の多
    重化システムにおけるパリティー付加方式。
  3. 【請求項3】 各パリティー演算付加部(10 ,11
    はその電源投入時には予備系のパリティー演算付加部と
    して動作することを特徴とする請求項1の多重化システ
    ムにおけるパリティー付加方式。
JP6743092A 1992-03-25 1992-03-25 多重化システムにおけるパリティー付加方式 Withdrawn JPH05276135A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6743092A JPH05276135A (ja) 1992-03-25 1992-03-25 多重化システムにおけるパリティー付加方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6743092A JPH05276135A (ja) 1992-03-25 1992-03-25 多重化システムにおけるパリティー付加方式

Publications (1)

Publication Number Publication Date
JPH05276135A true JPH05276135A (ja) 1993-10-22

Family

ID=13344691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6743092A Withdrawn JPH05276135A (ja) 1992-03-25 1992-03-25 多重化システムにおけるパリティー付加方式

Country Status (1)

Country Link
JP (1) JPH05276135A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011254200A (ja) * 2010-06-01 2011-12-15 Fujitsu Ltd 伝送装置およびパリティ演算方法
JP2012045229A (ja) * 2010-08-27 2012-03-08 Kyoraku Sangyo Kk 遊技機
JP2012045228A (ja) * 2010-08-27 2012-03-08 Kyoraku Sangyo Kk 遊技機
JP2012045227A (ja) * 2010-08-27 2012-03-08 Kyoraku Sangyo Kk 遊技機

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011254200A (ja) * 2010-06-01 2011-12-15 Fujitsu Ltd 伝送装置およびパリティ演算方法
JP2012045229A (ja) * 2010-08-27 2012-03-08 Kyoraku Sangyo Kk 遊技機
JP2012045228A (ja) * 2010-08-27 2012-03-08 Kyoraku Sangyo Kk 遊技機
JP2012045227A (ja) * 2010-08-27 2012-03-08 Kyoraku Sangyo Kk 遊技機

Similar Documents

Publication Publication Date Title
US5357491A (en) Clock selection control device
JPH05276135A (ja) 多重化システムにおけるパリティー付加方式
CN117217320B (zh) 一种测控系统、数据处理方法、电子设备及存储介质
KR0125210Y1 (ko) 디지탈 시스템에서의 여러 동기 타이밍 발생회로
JP3013190B2 (ja) クロスコネクト装置
KR920003884B1 (ko) Tmr 논리 회로
JP3150472B2 (ja) 冗長系の切替方法
JP2793456B2 (ja) 伝送路切替方式
JP4423402B2 (ja) 冗長構成を有する伝送装置
JPH0827735B2 (ja) 分散システムにおけるバツクアツプ方式
SU674019A1 (ru) Резервированное устройство дл управлени переключением модулей системы
JP3050008B2 (ja) スイッチ制御方式
JPH07212277A (ja) 回線切替システム
JP3065184B2 (ja) 冗長システムの障害監視装置
JPS61151750A (ja) キ−ボ−ド接続方式
JP3042428B2 (ja) 冗長系切替方式
JP2731594B2 (ja) パリティエラー検出監視システム
JPH01238334A (ja) 自動障害検出切替方式
SU469972A1 (ru) Система обработки данных
JPH10229430A (ja) 導通試験方式
JPS60182823A (ja) 自動切替方式
JPH0233219B2 (ja)
JPH01253323A (ja) 予備回路監視装置
JPH0766753A (ja) 冗長構成をとる装置の監視回路
JPH08297586A (ja) パリティチェック方式

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990608