JP3042428B2 - 冗長系切替方式 - Google Patents
冗長系切替方式Info
- Publication number
- JP3042428B2 JP3042428B2 JP8323860A JP32386096A JP3042428B2 JP 3042428 B2 JP3042428 B2 JP 3042428B2 JP 8323860 A JP8323860 A JP 8323860A JP 32386096 A JP32386096 A JP 32386096A JP 3042428 B2 JP3042428 B2 JP 3042428B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- switching
- output
- package
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Transmitters (AREA)
- Hardware Redundancy (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、上下関係のある複
数のパッケージから構成される冗長系の切替方式に関す
る。
数のパッケージから構成される冗長系の切替方式に関す
る。
【０００２】
【従来の技術】従来、複数のパッケージから構成される
システムの冗長系切替方式には、特開平５−６７９８９
号公報（発明の名称：切り替え方式）に記載されてい
る、Ｎ対１切替における切り戻しや不要な切替の発生を
なくすために、現用および予備を任意に設定できる制御
回路を用意している方式や、特開平２−２７００３６号
公報（発明の名称：冗長切替保護回路）に記載されてい
る、制御信号の受信部に入力される制御信号の誤りによ
る不必要な冗長切替をなくすために、制御信号の受信部
にシフトレジスタ、ＲＳ−フリップフロップ等の論理回
路を用意している方式などがあった。
システムの冗長系切替方式には、特開平５−６７９８９
号公報（発明の名称：切り替え方式）に記載されてい
る、Ｎ対１切替における切り戻しや不要な切替の発生を
なくすために、現用および予備を任意に設定できる制御
回路を用意している方式や、特開平２−２７００３６号
公報（発明の名称：冗長切替保護回路）に記載されてい
る、制御信号の受信部に入力される制御信号の誤りによ
る不必要な冗長切替をなくすために、制御信号の受信部
にシフトレジスタ、ＲＳ−フリップフロップ等の論理回
路を用意している方式などがあった。
【０００３】このような、従来の冗長系切替方式を示す
ブロック図を図４に示す。
ブロック図を図４に示す。
【０００４】この従来の冗長系切替方式は、パッケージ
３1〜３nと、パッケージ４1〜４nと、論理和回路５０
と、論理和回路６０と、切替制御回路２と、選択回路１
とで構成されている。
３1〜３nと、パッケージ４1〜４nと、論理和回路５０
と、論理和回路６０と、切替制御回路２と、選択回路１
とで構成されている。
【０００５】パッケージ３1〜３nは、入力信号１０５を
入力としたｎ個のパッケージが直列に接続されていて、
それぞれ内部に故障検知手段を有し、自己の故障を検知
するとそれぞれ切替トリガ信号１０３1〜１０３nを出力
する。
入力としたｎ個のパッケージが直列に接続されていて、
それぞれ内部に故障検知手段を有し、自己の故障を検知
するとそれぞれ切替トリガ信号１０３1〜１０３nを出力
する。
【０００６】パッケージ４1〜４nは、パッケージ３1〜
３nと同様な構成であり、自己の故障を検知するとそれ
ぞれ切替トリガ信号１０４1〜１０４nを出力する。
３nと同様な構成であり、自己の故障を検知するとそれ
ぞれ切替トリガ信号１０４1〜１０４nを出力する。
【０００７】選択回路１はパッケージ３nの出力と、パ
ッケージ４nの出力を選択信号１０１により選択して出
力する。
ッケージ４nの出力を選択信号１０１により選択して出
力する。
【０００８】論理和回路５０は、切替トリガ信号１０３
1〜１０３nの論理和演算を行い、その結果を切替信号１
０７として出力する。
1〜１０３nの論理和演算を行い、その結果を切替信号１
０７として出力する。
【０００９】論理和回路６０は、切替トリガ信号１０４
1〜１０４nの論理和演算を行い、その結果を切替信号１
０８として出力する。
1〜１０４nの論理和演算を行い、その結果を切替信号１
０８として出力する。
【００１０】切替制御回路２は、切替信号１０７と、切
替信号１０８が共にロウレベル（以下Ｌと称する。）の
場合、選択信号１０１をＬとし、切替信号１０７がＬで
切替信号１０８がハイレベル（以下Ｈと称する。）の場
合、選択信号１０１をＬとし、切替信号１０７がＨで切
替信号１０８がＬの場合、選択信号１０１をＨとし、切
替信号１０７と切替信号１０８が共にＨの場合、選択信
号１０１をそれ以前の状態に保持する。
替信号１０８が共にロウレベル（以下Ｌと称する。）の
場合、選択信号１０１をＬとし、切替信号１０７がＬで
切替信号１０８がハイレベル（以下Ｈと称する。）の場
合、選択信号１０１をＬとし、切替信号１０７がＨで切
替信号１０８がＬの場合、選択信号１０１をＨとし、切
替信号１０７と切替信号１０８が共にＨの場合、選択信
号１０１をそれ以前の状態に保持する。
【００１１】上記で説明した切替制御回路２の動作を表
１に示す。
１に示す。
【００１２】
【表１】
【００１３】また、選択回路１は、選択信号１０１がＨ
の場合パッケージ４nの出力を選択して出力信号１０６
として出力し、選択信号１０１がＬの場合パッケージ３
nの出力を選択して出力信号１０６として出力する。
の場合パッケージ４nの出力を選択して出力信号１０６
として出力し、選択信号１０１がＬの場合パッケージ３
nの出力を選択して出力信号１０６として出力する。
【００１４】この従来の冗長系切替方式は、パッケージ
３1〜３nを現用系とし、パッケージ４1〜４nを予備系と
する冗長構成をとるシステムであり、入力信号１０５を
パッケージ３1とパッケージ４1に同時に加えパッケージ
３nとパッケージ４nの出力のどちらかを選択回路１で選
択して出力信号１０６として出力するものである。
３1〜３nを現用系とし、パッケージ４1〜４nを予備系と
する冗長構成をとるシステムであり、入力信号１０５を
パッケージ３1とパッケージ４1に同時に加えパッケージ
３nとパッケージ４nの出力のどちらかを選択回路１で選
択して出力信号１０６として出力するものである。
【００１５】全てのパッケージが正常に動作していて、
どのパッケージからも切替トリガ信号が出力されていな
い場合、論理和回路５０、６０は共に切替信号１０７、
１０８にＬを出力するため、切替制御回路２はＬを選択
信号１０１に出力し、選択回路１は現用系であるパッケ
ージ３nの出力を選択して出力信号１０６に出力する。
どのパッケージからも切替トリガ信号が出力されていな
い場合、論理和回路５０、６０は共に切替信号１０７、
１０８にＬを出力するため、切替制御回路２はＬを選択
信号１０１に出力し、選択回路１は現用系であるパッケ
ージ３nの出力を選択して出力信号１０６に出力する。
【００１６】ここで、パッケージ３1〜３nのいずれかに
故障が発生し、パッケージ４1〜４nは全て正常に動作し
ている場合、切替トリガ信号１０３1〜１０３nのいずれ
かが出力され論理和回路５０からＨが切替信号１０７に
出力され、切替信号１０８にはＬが出力される。このた
め、切替制御回路２はＨを選択信号１０１に出力し、選
択回路１は予備系であるパッケージ４nの出力を選択し
て出力信号１０６に出力する。
故障が発生し、パッケージ４1〜４nは全て正常に動作し
ている場合、切替トリガ信号１０３1〜１０３nのいずれ
かが出力され論理和回路５０からＨが切替信号１０７に
出力され、切替信号１０８にはＬが出力される。このた
め、切替制御回路２はＨを選択信号１０１に出力し、選
択回路１は予備系であるパッケージ４nの出力を選択し
て出力信号１０６に出力する。
【００１７】また、パッケージ３1〜３nは全て正常に動
作していて、パッケージ４1〜４nのいずれかに故障が発
生した場合、切替トリガ信号１０４1〜１０４nのいずれ
かが出力され論理和回路６０からＨが切替信号１０８に
出力され、切替信号１０７にはＬが出力される。このた
め、切替制御回路２はＬを選択信号１０１に出力し、選
択回路１は現用系であるパッケージ３nの出力を選択し
て出力信号１０６に出力する。
作していて、パッケージ４1〜４nのいずれかに故障が発
生した場合、切替トリガ信号１０４1〜１０４nのいずれ
かが出力され論理和回路６０からＨが切替信号１０８に
出力され、切替信号１０７にはＬが出力される。このた
め、切替制御回路２はＬを選択信号１０１に出力し、選
択回路１は現用系であるパッケージ３nの出力を選択し
て出力信号１０６に出力する。
【００１８】また、パッケージ３1〜３nと、パッケージ
４1〜４nのいずれにも故障が発生した場合、切替トリガ
信号１０３1〜１０３nのいずれかと切替トリガ信号１０
４1〜１０４nのいずれかが出力され論理和回路５０、６
０の両方からＨが切替信号１０７、１０８に出力され
る。このため、切替制御回路２はそれ以前に出力してい
た信号を保持して選択信号１０１に出力するため、選択
回路１は、現在選択している出力をそのまま出力信号１
０６に継続して出力する。
４1〜４nのいずれにも故障が発生した場合、切替トリガ
信号１０３1〜１０３nのいずれかと切替トリガ信号１０
４1〜１０４nのいずれかが出力され論理和回路５０、６
０の両方からＨが切替信号１０７、１０８に出力され
る。このため、切替制御回路２はそれ以前に出力してい
た信号を保持して選択信号１０１に出力するため、選択
回路１は、現在選択している出力をそのまま出力信号１
０６に継続して出力する。
【００１９】図５は、上記従来の冗長系切替方式の動作
を示すタイミングチャートである。
を示すタイミングチャートである。
【００２０】全てのパッケージ３1〜３n、４1〜４nにお
いて故障が発生していない場合、切替トリガ信号１０３
1〜１０３n、１０４1〜１０４nは出力されず論理和回路
５０、６０も切替信号１０７、１０８をＬとするため、
切替制御回路２は選択信号１０１をＬとし、選択回路１
は、現用系であるパッケージ３nの出力を選択して出力
信号１０６として出力している。
いて故障が発生していない場合、切替トリガ信号１０３
1〜１０３n、１０４1〜１０４nは出力されず論理和回路
５０、６０も切替信号１０７、１０８をＬとするため、
切替制御回路２は選択信号１０１をＬとし、選択回路１
は、現用系であるパッケージ３nの出力を選択して出力
信号１０６として出力している。
【００２１】ここで、パッケージ３1に故障が発生し切
替トリガ信号１０３1が出力された場合、論理和回路５
０は切替信号１０７をＨとし、切替制御回路２は選択信
号１０１をＨとする。そのため、選択回路１は予備系で
あるパッケージ４nの出力を選択して出力信号１０６と
して出力する。このため、故障したパッケージ３1の影
響を受けたパッケージ３nの出力を出力信号１０６に出
力せずにすむ。しかし、ここでパッケージ３1が故障し
て異常な信号を出力したことによりパッケージ３2、・
・・、パッケージ３nにおいてもその影響により故障と
判断された場合、図５のように切替トリガ信号１０
３2、・・・、１０３nが順次出力されてしまう。この場
合、切替信号１０７は切替トリガ信号１０３1〜１０３n
の論理和となるため、図５のようにパッケージ３1の故
障が復帰して切替トリガ信号１０３1がＬとなった後も
Ｈとなり続けてしまう。このため切替制御回路２は選択
信号１０１をＨとし続け、選択回路１は現用系の故障が
復帰しているにもかかわらず、予備系であるパッケージ
４nの出力を選択し出力信号１０６として出力し続け
る。
替トリガ信号１０３1が出力された場合、論理和回路５
０は切替信号１０７をＨとし、切替制御回路２は選択信
号１０１をＨとする。そのため、選択回路１は予備系で
あるパッケージ４nの出力を選択して出力信号１０６と
して出力する。このため、故障したパッケージ３1の影
響を受けたパッケージ３nの出力を出力信号１０６に出
力せずにすむ。しかし、ここでパッケージ３1が故障し
て異常な信号を出力したことによりパッケージ３2、・
・・、パッケージ３nにおいてもその影響により故障と
判断された場合、図５のように切替トリガ信号１０
３2、・・・、１０３nが順次出力されてしまう。この場
合、切替信号１０７は切替トリガ信号１０３1〜１０３n
の論理和となるため、図５のようにパッケージ３1の故
障が復帰して切替トリガ信号１０３1がＬとなった後も
Ｈとなり続けてしまう。このため切替制御回路２は選択
信号１０１をＨとし続け、選択回路１は現用系の故障が
復帰しているにもかかわらず、予備系であるパッケージ
４nの出力を選択し出力信号１０６として出力し続け
る。
【００２２】
【発明が解決しようとする課題】上述した従来の冗長系
切替方式では、複数のパッケージから構成される冗長系
において、上位側パッケージで検出された故障が下位側
パッケージに波及し、故障が発生していないにもかかわ
らず切替トリガ信号が出力され予備系の回路に切替って
しまったままになり、故障の復帰後もすぐには現用系の
回路に切り戻らないという問題点があった。
切替方式では、複数のパッケージから構成される冗長系
において、上位側パッケージで検出された故障が下位側
パッケージに波及し、故障が発生していないにもかかわ
らず切替トリガ信号が出力され予備系の回路に切替って
しまったままになり、故障の復帰後もすぐには現用系の
回路に切り戻らないという問題点があった。
【００２３】本発明の目的は、上下関係のある複数のパ
ッケージが直列に接続された冗長系に対して、上位側パ
ッケージの故障発生時に付随して発生する下位側パッケ
ージの切替トリガ信号による誤動作を防ぎ、使用する回
路をできるだけ早く現用系の回路に切り戻すことのでき
る冗長系切替方式を提供することである。
ッケージが直列に接続された冗長系に対して、上位側パ
ッケージの故障発生時に付随して発生する下位側パッケ
ージの切替トリガ信号による誤動作を防ぎ、使用する回
路をできるだけ早く現用系の回路に切り戻すことのでき
る冗長系切替方式を提供することである。
【００２４】
【課題を解決するための手段】上記目的を達成するため
に、本発明の冗長系切替方式は、上下関係のある複数の
パッケージが直列に接続され、前記各パッケージは自己
の故障を検知すると切替トリガ信号を出力する第１の回
路と、上下関係のある複数のパッケージが直列に接続さ
れ、前記各パッケージは自己の故障を検知すると切替ト
リガ信号を出力する第２の回路と、前記第１の回路の各
パッケージから出力された切替トリガ信号を入力し、あ
るパッケージから切替トリガ信号が出力されている場
合、当該パッケージより下位側にあるパッケージから出
力された切替トリガ信号を出力されないものとして、入
力した全ての切替トリガ信号の論理和を演算し第１の切
替信号として出力する第１のトリガ収集回路と、前記第
２の回路の各パッケージから出力された切替トリガ信号
を入力し、あるパッケージから切替トリガ信号が出力さ
れている場合、当該パッケージより下位側にあるパッケ
ージから出力された切替トリガ信号を出力されないもの
として、入力した全ての切替トリガ信号の論理和を演算
し第２の切替信号として出力する第２のトリガ収集回路
と、前記第１の切替信号と前記第２の切替信号が共にイ
ンアクティブのときは選択信号をインアクティブとし、
前記第１の切替信号がインアクティブで前記第２の切替
信号がアクティブのときは選択信号をインアクティブと
し、前記第１の切替信号がアクティブで前記第２の切替
信号がインアクティブのときは選択信号をアクティブと
し、前記第１の切替信号と前記第２の切替信号が共にア
クティブのときは選択信号を前記第１の切替信号と前記
第２の切替信号が共にアクティブとなる以前の状態のま
ま選択信号を出力する切替制御回路と、前記選択信号が
アクティブのときは前記第２の回路の出力を選択し、前
記選択信号がインアクティブのときは前記第１の回路の
出力を選択して出力する選択回路とから構成される。
に、本発明の冗長系切替方式は、上下関係のある複数の
パッケージが直列に接続され、前記各パッケージは自己
の故障を検知すると切替トリガ信号を出力する第１の回
路と、上下関係のある複数のパッケージが直列に接続さ
れ、前記各パッケージは自己の故障を検知すると切替ト
リガ信号を出力する第２の回路と、前記第１の回路の各
パッケージから出力された切替トリガ信号を入力し、あ
るパッケージから切替トリガ信号が出力されている場
合、当該パッケージより下位側にあるパッケージから出
力された切替トリガ信号を出力されないものとして、入
力した全ての切替トリガ信号の論理和を演算し第１の切
替信号として出力する第１のトリガ収集回路と、前記第
２の回路の各パッケージから出力された切替トリガ信号
を入力し、あるパッケージから切替トリガ信号が出力さ
れている場合、当該パッケージより下位側にあるパッケ
ージから出力された切替トリガ信号を出力されないもの
として、入力した全ての切替トリガ信号の論理和を演算
し第２の切替信号として出力する第２のトリガ収集回路
と、前記第１の切替信号と前記第２の切替信号が共にイ
ンアクティブのときは選択信号をインアクティブとし、
前記第１の切替信号がインアクティブで前記第２の切替
信号がアクティブのときは選択信号をインアクティブと
し、前記第１の切替信号がアクティブで前記第２の切替
信号がインアクティブのときは選択信号をアクティブと
し、前記第１の切替信号と前記第２の切替信号が共にア
クティブのときは選択信号を前記第１の切替信号と前記
第２の切替信号が共にアクティブとなる以前の状態のま
ま選択信号を出力する切替制御回路と、前記選択信号が
アクティブのときは前記第２の回路の出力を選択し、前
記選択信号がインアクティブのときは前記第１の回路の
出力を選択して出力する選択回路とから構成される。
【００２５】本発明は、上位側パッケージが故障した
時、下位側パッケージで発生した切替トリガ信号を強制
的に抑えるようにしたものである。
時、下位側パッケージで発生した切替トリガ信号を強制
的に抑えるようにしたものである。
【００２６】したがって、上位側パッケージの故障発生
時に付随して発生する下位側パッケージの切替トリガ信
号による誤動作を防ぎ、使用する回路をできるだけ早く
現用系である第１の回路に切り戻すことができる。
時に付随して発生する下位側パッケージの切替トリガ信
号による誤動作を防ぎ、使用する回路をできるだけ早く
現用系である第１の回路に切り戻すことができる。
【００２７】また、本発明の実施態様によれば、前記第
１と第２のトリガ収集回路が、入力した切替トリガ信号
の数と同数であり、ロウレベルが入力されると入力した
信号を入力しなかったものとして動作するＰＲ端子を有
し、前記各切替トリガ信号をそれぞれ入力としクロック
信号に同期させたリタイミング信号と、前記リタイミン
グ信号と論理の反転した反転リタイミング信号とを出力
するＤ−フリップフロップと、前記各Ｄ−フリップフロ
ップのうち、ある１つのＤ−フリップフロップが入力し
ている切替トリガ信号を出力したパッケージより上位側
にあるパッケージから出力された切替トリガ信号を入力
としている全てのＤ−フリップフロップから出力された
反転リタイミング信号の論理和演算を行い、その結果を
当該Ｄ−フリップフロップのＰＲ端子に出力する第１の
複数の論理和回路と、前記各リタイミング信号の論理和
を演算し前記第１または前記第２の切替信号として出力
する第２の論理和回路とから構成される。
１と第２のトリガ収集回路が、入力した切替トリガ信号
の数と同数であり、ロウレベルが入力されると入力した
信号を入力しなかったものとして動作するＰＲ端子を有
し、前記各切替トリガ信号をそれぞれ入力としクロック
信号に同期させたリタイミング信号と、前記リタイミン
グ信号と論理の反転した反転リタイミング信号とを出力
するＤ−フリップフロップと、前記各Ｄ−フリップフロ
ップのうち、ある１つのＤ−フリップフロップが入力し
ている切替トリガ信号を出力したパッケージより上位側
にあるパッケージから出力された切替トリガ信号を入力
としている全てのＤ−フリップフロップから出力された
反転リタイミング信号の論理和演算を行い、その結果を
当該Ｄ−フリップフロップのＰＲ端子に出力する第１の
複数の論理和回路と、前記各リタイミング信号の論理和
を演算し前記第１または前記第２の切替信号として出力
する第２の論理和回路とから構成される。
【００２８】本発明は、前記各第１の論理和回路が、あ
るＤ−フリップフロップに入力されている切替トリガ信
号を出力したパッケージより上位側にあるパッケージか
ら出力された切替トリガ信号を入力としている全てのＤ
−フリップフロップから出力された反転リタイミング信
号の論理和演算を行い、その結果を当該Ｄ−フリップフ
ロップのＰＲ端子に入力するようにしたものである。
るＤ−フリップフロップに入力されている切替トリガ信
号を出力したパッケージより上位側にあるパッケージか
ら出力された切替トリガ信号を入力としている全てのＤ
−フリップフロップから出力された反転リタイミング信
号の論理和演算を行い、その結果を当該Ｄ−フリップフ
ロップのＰＲ端子に入力するようにしたものである。
【００２９】したがって、上位側パッケージから切替ト
リガ信号が出力されている間は下位側パッケージから出
力された切替トリガ信号を出力されていないものとして
扱うことができる。
リガ信号が出力されている間は下位側パッケージから出
力された切替トリガ信号を出力されていないものとして
扱うことができる。
【００３０】
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
【００３１】図１は本発明の一実施形態の冗長系切替方
式のブロック図、図２は図１中のトリガ収集回路１０の
構成図、図３は図１の冗長系切替方式の動作を示すタイ
ミングチャートである。図４中と同番号は同じ構成要素
を示す。
式のブロック図、図２は図１中のトリガ収集回路１０の
構成図、図３は図１の冗長系切替方式の動作を示すタイ
ミングチャートである。図４中と同番号は同じ構成要素
を示す。
【００３２】本実施形態の冗長系切替方式は、図４の従
来の冗長系切替方式に対し、論理和回路５０をトリガ収
集回路１０に、論理和回路６０をトリガ収集回路２０に
置き換えたものである。
来の冗長系切替方式に対し、論理和回路５０をトリガ収
集回路１０に、論理和回路６０をトリガ収集回路２０に
置き換えたものである。
【００３３】また、図２に示されるように、トリガ収集
回路１０は、Ｄ−フリップフロップ１３1〜１３nと、論
理和回路１１と、論理和回路１２1〜１２n-2で構成され
ている。
回路１０は、Ｄ−フリップフロップ１３1〜１３nと、論
理和回路１１と、論理和回路１２1〜１２n-2で構成され
ている。
【００３４】Ｄ−フリップフロップ１３1〜１３nは、そ
れぞれ入力された切替トリガ信号１０３1〜１０３nを、
クロック信号１０２に同期させ、リタイミング信号１０
９1〜１０９nとして出力する。そして同時に、リタイミ
ング信号１０９1〜１０９nと論理が反転した反転リタイ
ミング信号１１０1〜１１０n-1を出力する。またＤ−フ
リップフロップ１３1〜１３nは、それぞれＰＲ（プリセ
ット）端子を有し、ＰＲ端子にＨが入力されていれば、
通常のＤ−フリップフロップの動作を行うが、Ｌが入力
されていると入力信号である切替トリガ信号１０３1〜
１０３nを強制的にＬとして動作する。そして、Ｄ−フ
リップフロップ１３1のＰＲ端子には常時Ｈが入力され
ている。Ｄ−フリップフロップ１３2のＰＲ端子には反
転リタイミング信号１１０1が入力されている。そし
て、Ｄ−フリップフロップ１３3〜１３nのＰＲ端子に
は、それぞれ論理和回路１２1〜１２n-2の出力が入力さ
れている。
れぞれ入力された切替トリガ信号１０３1〜１０３nを、
クロック信号１０２に同期させ、リタイミング信号１０
９1〜１０９nとして出力する。そして同時に、リタイミ
ング信号１０９1〜１０９nと論理が反転した反転リタイ
ミング信号１１０1〜１１０n-1を出力する。またＤ−フ
リップフロップ１３1〜１３nは、それぞれＰＲ（プリセ
ット）端子を有し、ＰＲ端子にＨが入力されていれば、
通常のＤ−フリップフロップの動作を行うが、Ｌが入力
されていると入力信号である切替トリガ信号１０３1〜
１０３nを強制的にＬとして動作する。そして、Ｄ−フ
リップフロップ１３1のＰＲ端子には常時Ｈが入力され
ている。Ｄ−フリップフロップ１３2のＰＲ端子には反
転リタイミング信号１１０1が入力されている。そし
て、Ｄ−フリップフロップ１３3〜１３nのＰＲ端子に
は、それぞれ論理和回路１２1〜１２n-2の出力が入力さ
れている。
【００３５】論理和回路１２1〜１２n-2は、Ｄ−フリッ
プフロップ１３3〜１３nのうち、ある１つのＤ−フリッ
プフロップが入力している切替トリガ信号を出力したパ
ッケージより上位側にあるパッケージから出力された切
替トリガ信号を入力としている全てのＤ−フリップフロ
ップから出力された反転リタイミング信号の論理和演算
を行い、その結果を当該Ｄ−フリップフロップのＰＲ端
子に出力する。
プフロップ１３3〜１３nのうち、ある１つのＤ−フリッ
プフロップが入力している切替トリガ信号を出力したパ
ッケージより上位側にあるパッケージから出力された切
替トリガ信号を入力としている全てのＤ−フリップフロ
ップから出力された反転リタイミング信号の論理和演算
を行い、その結果を当該Ｄ−フリップフロップのＰＲ端
子に出力する。
【００３６】論理和回路１１は、リタイミング信号１０
９1〜１０９nの論理和演算を行い、その結果を切替信号
１０７として出力する。
９1〜１０９nの論理和演算を行い、その結果を切替信号
１０７として出力する。
【００３７】トリガ収集回路２０はトリガ収集回路１０
と同様な構成・動作であり、切替トリガ信号１０３1〜
１０３nの代りに切替トリガ信号１０４1〜１０４nを入
力し、切替信号１０７の代りに切替信号１０８を出力す
るものであるため説明は省略する。
と同様な構成・動作であり、切替トリガ信号１０３1〜
１０３nの代りに切替トリガ信号１０４1〜１０４nを入
力し、切替信号１０７の代りに切替信号１０８を出力す
るものであるため説明は省略する。
【００３８】次に、本実施形態の動作について図１、図
２、図３を参照して説明する。
２、図３を参照して説明する。
【００３９】図３は、図１の冗長系切替方式の動作を示
すタイミングチャートである。
すタイミングチャートである。
【００４０】図５における切替トリガ信号１０３1、１
０３2、１０３nがトリガ収集回路１０に入力された場合
について説明する。切替信号１０３1、１０３2、１０３
nはそれぞれ、Ｄ−フリップフロップ１３1、１３2、１
３nに入力され、クロック信号１０２により同期されリ
タイミング信号１０９1、１０９2、１０９nと、反転リ
タイミング信号１１０1、１１０2、１１０nとして出力
される。この際、Ｄ−フリップフロップ１３2のＰＲ端
子には反転リタイミング信号１１０1が入力されている
ため、反転リタイミング信号１１０1がＨの間はリタイ
ミング信号１０９2は強制的にＬとなり反転リタイミン
グ信号１１０1がＬとなった後にリタイミング信号１０
９2はＨとなる。同様にして反転リタイミング信号１１
０1〜１１０n- 1のどれかがＨの間はリタイミング信号１
０９nは強制的にＬとなり、反転リタイミング信号１１
０1〜１１０n-1が全てＬになった後にＨとなる。
０３2、１０３nがトリガ収集回路１０に入力された場合
について説明する。切替信号１０３1、１０３2、１０３
nはそれぞれ、Ｄ−フリップフロップ１３1、１３2、１
３nに入力され、クロック信号１０２により同期されリ
タイミング信号１０９1、１０９2、１０９nと、反転リ
タイミング信号１１０1、１１０2、１１０nとして出力
される。この際、Ｄ−フリップフロップ１３2のＰＲ端
子には反転リタイミング信号１１０1が入力されている
ため、反転リタイミング信号１１０1がＨの間はリタイ
ミング信号１０９2は強制的にＬとなり反転リタイミン
グ信号１１０1がＬとなった後にリタイミング信号１０
９2はＨとなる。同様にして反転リタイミング信号１１
０1〜１１０n- 1のどれかがＨの間はリタイミング信号１
０９nは強制的にＬとなり、反転リタイミング信号１１
０1〜１１０n-1が全てＬになった後にＨとなる。
【００４１】
【発明の効果】以上説明したように、本発明は、Ｄ−フ
リップフロップと論理和回路という簡単な論理回路の組
み合わせにより、上位側パッケージでの故障発生時に付
随して発生する下位側パッケージの切替トリガ信号によ
る誤動作を防ぎ、使用する回路をできるだけ早く現用系
の回路に切り戻すことができる。
リップフロップと論理和回路という簡単な論理回路の組
み合わせにより、上位側パッケージでの故障発生時に付
随して発生する下位側パッケージの切替トリガ信号によ
る誤動作を防ぎ、使用する回路をできるだけ早く現用系
の回路に切り戻すことができる。
【図１】本発明の一実施形態の冗長系切替方式を示すブ
ロック図である。
ロック図である。
【図２】図１中のトリガ収集回路１０のブロック図であ
る。
る。
【図３】図１の冗長系切替方式の動作を示すタイミング
チャートである。
チャートである。
【図４】従来の冗長系切替方式を示すブロック図であ
る。
る。
【図５】図５の従来の冗長系切替方式の動作を示すタイ
ミングチャートである。
ミングチャートである。
１ 選択回路 ２ 切替制御回路 ３1〜３n パッケージ ４1〜４n パッケージ １０ トリガ収集回路 １１ 論理和回路 １２1〜１２n-2 論理和回路 １３1〜１３n フリップフロップ ２０ トリガ収集回路 ５０、６０ 論理和回路 １０１ 選択信号 １０２ クロック信号 １０３1〜１０３n 切替トリガ信号 １０４1〜１０４n 切替トリガ信号 １０５ 入力信号 １０６ 出力信号 １０７、１０８ 切替信号 １０９1〜１０９n リタイミング信号 １１０1〜１１０n-1 反転リタイミング信号
Claims (2)
- 【請求項１】 上下関係のある複数のパッケージが直列
に接続され、前記各パッケージは自己の故障を検知する
と切替トリガ信号を出力する第１の回路と、上下関係の
ある複数のパッケージが直列に接続され、前記各パッケ
ージは自己の故障を検知すると切替トリガ信号を出力す
る第２の回路と、 前記第１の回路の各パッケージから出力された切替トリ
ガ信号を入力し、あるパッケージから切替トリガ信号が
出力されている場合、当該パッケージより下位側にある
パッケージから出力された切替トリガ信号を出力されな
いものとして、入力した全ての切替トリガ信号の論理和
を演算し第１の切替信号として出力する第１のトリガ収
集回路と、 前記第２の回路の各パッケージから出力された切替トリ
ガ信号を入力し、あるパッケージから切替トリガ信号が
出力されている場合、当該パッケージより下位側にある
パッケージから出力された切替トリガ信号を出力されな
いものとして、入力した全ての切替トリガ信号の論理和
を演算し第２の切替信号として出力する第２のトリガ収
集回路と、 前記第１の切替信号と前記第２の切替信号が共にインア
クティブのときは選択信号をインアクティブとし、前記
第１の切替信号がインアクティブで前記第２の切替信号
がアクティブのときは選択信号をインアクティブとし、
前記第１の切替信号がアクティブで前記第２の切替信号
がインアクティブのときは選択信号をアクティブとし、
前記第１の切替信号と前記第２の切替信号が共にアクテ
ィブのときは選択信号を前記第１の切替信号と前記第２
の切替信号が共にアクティブとなる以前の状態のまま選
択信号を出力する切替制御回路と、 前記選択信号がアクティブのときは前記第２の回路の出
力を選択し、前記選択信号がインアクティブのときは前
記第１の回路の出力を選択して出力する選択回路とから
構成される冗長系切替方式。 - 【請求項２】 前記第１と第２のトリガ収集回路が、 入力した切替トリガ信号の数と同数であり、ロウレベル
が入力されると入力した信号を入力しなかったものとし
て動作するＰＲ端子を有し、前記各切替トリガ信号をそ
れぞれ入力としクロック信号に同期させたリタイミング
信号と、前記リタイミング信号と論理の反転した反転リ
タイミング信号とを出力するＤ−フリップフロップと、 前記各Ｄ−フリップフロップのうち、ある１つのＤ−フ
リップフロップが入力している切替トリガ信号を出力し
たパッケージより上位側にあるパッケージから出力され
た切替トリガ信号を入力としている全てのＤ−フリップ
フロップから出力された反転リタイミング信号の論理和
演算を行い、その結果を当該Ｄ−フリップフロップのＰ
Ｒ端子に出力する第１の複数の論理和回路と、 前記各リタイミング信号の論理和を演算し前記第１また
は前記第２の切替信号として出力する第２の論理和回路
とから構成される請求項１記載の冗長系切替方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8323860A JP3042428B2 (ja) | 1996-12-04 | 1996-12-04 | 冗長系切替方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8323860A JP3042428B2 (ja) | 1996-12-04 | 1996-12-04 | 冗長系切替方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10163927A JPH10163927A (ja) | 1998-06-19 |
| JP3042428B2 true JP3042428B2 (ja) | 2000-05-15 |
Family
ID=18159404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8323860A Expired - Lifetime JP3042428B2 (ja) | 1996-12-04 | 1996-12-04 | 冗長系切替方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3042428B2 (ja) |
-
1996
- 1996-12-04 JP JP8323860A patent/JP3042428B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10163927A (ja) | 1998-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000224036A (ja) | フェ―ルオ―バ冗長刻時を提供する位相同期ル―プおよび方法 | |
| EP0642080A2 (en) | Clock selection control device | |
| WO2012081196A1 (ja) | 信号選択回路及び信号選択方法 | |
| JP3042428B2 (ja) | 冗長系切替方式 | |
| JP2602421B2 (ja) | クロック受信分配システム | |
| CN101958762B (zh) | 主备时钟的切换装置及方法 | |
| JP3930641B2 (ja) | 現用系・予備系切替方法および切替装置 | |
| JP3323977B2 (ja) | 信号切替回路 | |
| JP2892570B2 (ja) | パリティチェック保護回路 | |
| JP4592982B2 (ja) | クロック切替回路 | |
| JPH05276135A (ja) | 多重化システムにおけるパリティー付加方式 | |
| JP2874632B2 (ja) | クロック切替回路 | |
| JP3229993B2 (ja) | フレームパルス切替回路 | |
| JP3425256B2 (ja) | クロック供給装置 | |
| JPH09116515A (ja) | 自己診断機能付き同期検出回路 | |
| JP2001339378A (ja) | フレーム同期検出回路 | |
| JPH0662481A (ja) | ディジタル交換機の同期信号発生回路 | |
| JPH06197102A (ja) | クロック信号選択装置 | |
| JPH01241949A (ja) | 信号処理回路 | |
| JPH05235887A (ja) | 無瞬断クロック切替装置 | |
| JPH0677926A (ja) | 情報転送回路 | |
| JP2001358700A (ja) | 伝送路故障時無瞬断切替装置 | |
| JPH0690230A (ja) | クロック断検出回路 | |
| JPH1011165A (ja) | 系選択装置 | |
| JPS5971504A (ja) | 信号選出装置 |