JP2816384B2 - 位相補正方法及び回路 - Google Patents
位相補正方法及び回路Info
- Publication number
- JP2816384B2 JP2816384B2 JP2155687A JP15568790A JP2816384B2 JP 2816384 B2 JP2816384 B2 JP 2816384B2 JP 2155687 A JP2155687 A JP 2155687A JP 15568790 A JP15568790 A JP 15568790A JP 2816384 B2 JP2816384 B2 JP 2816384B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- phase
- signal
- difference
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 ［概要］ マルチフレーム構成をとる伝送路が二重化された通信
装置における位相補正方法及び回路に関し， 受信側での補正位相による遅延量を最小化し，両系の
情報内容に不一致が生じないような位相補正回路を提供
することを目的とし， 各フレーム毎に対応したフレーム番号を含むマルチフ
レーム構成をとる伝送路が二重化された通信装置におい
て，二重化伝送路の各系の受信部でフレーム信号と受信
マルチフレーム番号を抽出し，各系で自系のマルチフレ
ーム番号と他系のマルチフレーム番号の差を検出して保
持し，各系において，前記保持されたフレーム番号の差
の検出出力を入力して，検出出力が自系が遅れたか同じ
であることを表す時に時系の受信部のフレーム信号を選
択し，自系が進んでいることを表す時は他系のフレーム
信号を選択して，自系のフレームとするよう構成する。
装置における位相補正方法及び回路に関し， 受信側での補正位相による遅延量を最小化し，両系の
情報内容に不一致が生じないような位相補正回路を提供
することを目的とし， 各フレーム毎に対応したフレーム番号を含むマルチフ
レーム構成をとる伝送路が二重化された通信装置におい
て，二重化伝送路の各系の受信部でフレーム信号と受信
マルチフレーム番号を抽出し，各系で自系のマルチフレ
ーム番号と他系のマルチフレーム番号の差を検出して保
持し，各系において，前記保持されたフレーム番号の差
の検出出力を入力して，検出出力が自系が遅れたか同じ
であることを表す時に時系の受信部のフレーム信号を選
択し，自系が進んでいることを表す時は他系のフレーム
信号を選択して，自系のフレームとするよう構成する。
［産業上の利用分野］ 本発明はマルチフレーム構成をとる伝送路が二重化さ
れた通信装置において受信側で二重化された伝送路を終
端するための位相補正方法及び回路に関する。
れた通信装置において受信側で二重化された伝送路を終
端するための位相補正方法及び回路に関する。
ディジタル信号を伝送する場合，信頼性のために伝送
路を二重化する方式が採用されている。そのような二重
化伝送路の長さは通常全く同じではなく，経路が異なる
等の理由により送信側では同じ位相で送信されても，伝
播遅延時間の相違により２系統の伝送路から受信される
信号の位相が相違する。
路を二重化する方式が採用されている。そのような二重
化伝送路の長さは通常全く同じではなく，経路が異なる
等の理由により送信側では同じ位相で送信されても，伝
播遅延時間の相違により２系統の伝送路から受信される
信号の位相が相違する。
受信側では,2系統の伝送路からのデータを受信して，
何れか一方の系統の信号を選択して受信処理を行う。そ
の場合，選択して受信処理を行っている伝送路に異常が
発生すると，直ちに他系に切換えてデータの受信に支承
が生じないように構成される。そのため，受信側では,2
系統の伝送路からの信号の位相を常に揃える必要があ
る。
何れか一方の系統の信号を選択して受信処理を行う。そ
の場合，選択して受信処理を行っている伝送路に異常が
発生すると，直ちに他系に切換えてデータの受信に支承
が生じないように構成される。そのため，受信側では,2
系統の伝送路からの信号の位相を常に揃える必要があ
る。
マルチフレーム構成をとる信号の伝送路においては，
多数のフレームにより構成されるマルチフレームの位相
が両系の間で一致させなければならないが，従来の方式
では欠点があった。
多数のフレームにより構成されるマルチフレームの位相
が両系の間で一致させなければならないが，従来の方式
では欠点があった。
［従来の技術］ 第６図は二重化伝送路の通信装置の構成図，第７図は
従来例１の説明図，第８図は従来例２の説明図である。
従来例１の説明図，第８図は従来例２の説明図である。
第６図の構成図において，送信装置60は相手の受信装
置63に送信するデータ信号を出力部から０系送信部と１
系送信部に同時に出力する。２系統の各送信部はそれぞ
れ二重化伝送路61,62に同じ信号を送出する。各信号は
伝送路61,62上でそれぞれ遅延時間td1,td2の遅延を受け
て受信装置63の０系受信部,1系受信部で受信され，両者
の位相が一致するように補正されて選択部に入力する。
選択部は他の装置（障害の検出等の各種制御条件により
動作する装置）から供給される制御信号により制御さ
れ,0系,1系の何れか一方の信号を選択して後位の受信処
理等を行う装置に出力される。
置63に送信するデータ信号を出力部から０系送信部と１
系送信部に同時に出力する。２系統の各送信部はそれぞ
れ二重化伝送路61,62に同じ信号を送出する。各信号は
伝送路61,62上でそれぞれ遅延時間td1,td2の遅延を受け
て受信装置63の０系受信部,1系受信部で受信され，両者
の位相が一致するように補正されて選択部に入力する。
選択部は他の装置（障害の検出等の各種制御条件により
動作する装置）から供給される制御信号により制御さ
れ,0系,1系の何れか一方の信号を選択して後位の受信処
理等を行う装置に出力される。
マルチフレーム構成（ｍチャネルの信号で１フレーム
を構成し,nフレームで１マルチフレームを構成）の信号
を上記の二重化伝送路により伝送する場合に，受信側で
両系の信号を受信する装置において，両系の信号の位相
を合わせるための従来例の方式を第７図，第８図により
説明する。
を構成し,nフレームで１マルチフレームを構成）の信号
を上記の二重化伝送路により伝送する場合に，受信側で
両系の信号を受信する装置において，両系の信号の位相
を合わせるための従来例の方式を第７図，第８図により
説明する。
従来例１の方式は第７図に示すように,2つの伝送路か
ら受信した信号のマルチフレーム位相の内，特定の一方
を基準位相（第７図A.）として固定し，他方の信号（第
７図．）を遅延回路を通して遅延させるものである。こ
の場合，一方の信号の基準位相と他方の位相との差を検
出して，他方の信号の遅延量が制御される。この方式に
よる位相補正の動作例を第７図C.に示す。
ら受信した信号のマルチフレーム位相の内，特定の一方
を基準位相（第７図A.）として固定し，他方の信号（第
７図．）を遅延回路を通して遅延させるものである。こ
の場合，一方の信号の基準位相と他方の位相との差を検
出して，他方の信号の遅延量が制御される。この方式に
よる位相補正の動作例を第７図C.に示す。
従来例２の方式は第８図に示され，送受信装置の適用
距離から最大伝送遅延量に対応した固定遅延量を定めて
おき，一方の受信位相（第８図A.）に固定遅延量を加え
た位相（第８図B.）を求め，両伝送路ともこの遅延位相
に合うような遅延量を持つ遅延回路を挿入し（第８図A.
C.），両位相を合わせる。この方式による位相補正の動
作例を第８図B.D.に示す。
距離から最大伝送遅延量に対応した固定遅延量を定めて
おき，一方の受信位相（第８図A.）に固定遅延量を加え
た位相（第８図B.）を求め，両伝送路ともこの遅延位相
に合うような遅延量を持つ遅延回路を挿入し（第８図A.
C.），両位相を合わせる。この方式による位相補正の動
作例を第８図B.D.に示す。
［発明が解決しようとする課題］ 上記の従来例１の場合，基準位相にされる一方の伝送
路が，他方に対して遅れ位相の場合には特に問題となら
ないが，第７図A.及びB.に示すように，基準位相の方が
進んだ位相の場合，他方は１マルチフレーム時間以上の
遅延を挿入する必要が生じる。ところが，この場合，遅
延量が多くなると二重化の両伝送路で情報内容が不一致
となり選択部において一方から他方へ切換えた時データ
の抜けまたは同じデータが重畳するという問題がある。
路が，他方に対して遅れ位相の場合には特に問題となら
ないが，第７図A.及びB.に示すように，基準位相の方が
進んだ位相の場合，他方は１マルチフレーム時間以上の
遅延を挿入する必要が生じる。ところが，この場合，遅
延量が多くなると二重化の両伝送路で情報内容が不一致
となり選択部において一方から他方へ切換えた時データ
の抜けまたは同じデータが重畳するという問題がある。
また，従来例２の場合は，第８図B.及びD.に示すよう
に情報の不一致は生じないが，伝送路の遅延時間によら
ず，受信側での補正位相の遅延量が多くなると共に，回
路構成が複雑になるという問題がある。
に情報の不一致は生じないが，伝送路の遅延時間によら
ず，受信側での補正位相の遅延量が多くなると共に，回
路構成が複雑になるという問題がある。
本発明は受信側での補正位相による遅延量を最小化
し，両系の情報内容を不一致が生じないような位相補正
方法及び回路を提供することを目的とする。
し，両系の情報内容を不一致が生じないような位相補正
方法及び回路を提供することを目的とする。
［課題を解決するための手段］ 第１図は本発明の原理構成図，第２図は作用説明図で
ある。
ある。
第１図において，各部を表す数字に付されたａは０
系,bは１系を表し,1a,1bはフレーム番号保持手段,2a,2b
は差検出手段,3a,3bは判定手段,4a,4bは選択手段,5a,5b
は遅延手段である。
系,bは１系を表し,1a,1bはフレーム番号保持手段,2a,2b
は差検出手段,3a,3bは判定手段,4a,4bは選択手段,5a,5b
は遅延手段である。
本発明は通信装置の受信部で二重化された両伝送路の
位相を合わせる場合に，各々の系が他方の系のマルチフ
レーム番号とフレーム信号を参照し，自系マルチフレー
ム番号との差を検出することにより両位相の相対関係を
認識し，進み位相の系のみが他系の位相に合うように位
相の遅延を実行するものである。
位相を合わせる場合に，各々の系が他方の系のマルチフ
レーム番号とフレーム信号を参照し，自系マルチフレー
ム番号との差を検出することにより両位相の相対関係を
認識し，進み位相の系のみが他系の位相に合うように位
相の遅延を実行するものである。
［作用］ 第２図の作用説明図を参照しながら，第１図の作用を
説明する。
説明する。
第２図のとに示すように０系と１系のマルチフレ
ーム構成の受信フレームが受信されたものとする。この
マルチフレームは，各フレーム毎に先頭にフレーム番号
が付加されており,0,1,2・・Ｎ−１の合計Ｎフレームで
１マルチフレームを構成する。
ーム構成の受信フレームが受信されたものとする。この
マルチフレームは，各フレーム毎に先頭にフレーム番号
が付加されており,0,1,2・・Ｎ−１の合計Ｎフレームで
１マルチフレームを構成する。
このような受信フレームが受信されると，第２図の
とに,0系の情報と１系の情報として示すように，それ
ぞれで，フレームの先頭のタイミングを表すフレーム信
号が検出されると共にフレーム番号が検出され，フレー
ム番号はフレーム番号保持手段1a,1bに保持される。
とに,0系の情報と１系の情報として示すように，それ
ぞれで，フレームの先頭のタイミングを表すフレーム信
号が検出されると共にフレーム番号が検出され，フレー
ム番号はフレーム番号保持手段1a,1bに保持される。
各系のフレーム信号はそれぞれ自系の選択手段4a,4b
に入力すると共に回路上の遅延の後に他系の選択手段4
a,4bにも供給される。また，フレーム番号保持手段1a,1
bが保持する値は，自系の差検出手段2a,2bに供給される
と共に他系の差検出手段2a,2bにも供給される。
に入力すると共に回路上の遅延の後に他系の選択手段4
a,4bにも供給される。また，フレーム番号保持手段1a,1
bが保持する値は，自系の差検出手段2a,2bに供給される
と共に他系の差検出手段2a,2bにも供給される。
差検出手段2a,2bは，それぞれ「自系のフレーム番号
−他系のフレーム番号」の引き算を行う。引算結果は第
２図の，に示すように得られる。この場合の差は，
＋（正）の数値なら自系のフレームの位相が他系より位
相が進んだ状態を表し,0の場合は同一位相の状態を表
し，−（負）の数値の場合は自系が他系より位相が遅れ
た状態を表す。
−他系のフレーム番号」の引き算を行う。引算結果は第
２図の，に示すように得られる。この場合の差は，
＋（正）の数値なら自系のフレームの位相が他系より位
相が進んだ状態を表し,0の場合は同一位相の状態を表
し，−（負）の数値の場合は自系が他系より位相が遅れ
た状態を表す。
この差検出手段2a,2bの引算結果の出力は，第２図の
，に示すように自系の遅延されたフレーム信号のタ
イミングで判定手段3a,3bに保持され，各系の引き算結
果が第２図の，のように発生して選択手段4a,4bに
供給される。
，に示すように自系の遅延されたフレーム信号のタ
イミングで判定手段3a,3bに保持され，各系の引き算結
果が第２図の，のように発生して選択手段4a,4bに
供給される。
選択手段4a,4bは，入力された自系と他系のフレーム
信号の中からそれぞれ対応する判定手段3a,3bの出力に
より一方のフレーム信号を選択して遅延手段5a,5bに供
給する。
信号の中からそれぞれ対応する判定手段3a,3bの出力に
より一方のフレーム信号を選択して遅延手段5a,5bに供
給する。
この場合，判定手段3a,3bから＋（進み位相）の結果
が入力されると他系のフレーム信号を選択し,0または−
（遅れ位相）の結果が入力されると，自系のフレーム信
号を選択する。遅延手段5a,5bは，入力されたフレーム
信号のタイミングに従って遅延手段5a,5bに入力したデ
ータ信号を出力する。
が入力されると他系のフレーム信号を選択し,0または−
（遅れ位相）の結果が入力されると，自系のフレーム信
号を選択する。遅延手段5a,5bは，入力されたフレーム
信号のタイミングに従って遅延手段5a,5bに入力したデ
ータ信号を出力する。
このように，進み位相の系のみを他系（遅れ位相）の
位相に合わせて遅延させるので，従来方式で発生する位
相遅延量の増大や両系の情報内容の不一致を防止するこ
とができる。
位相に合わせて遅延させるので，従来方式で発生する位
相遅延量の増大や両系の情報内容の不一致を防止するこ
とができる。
［実施例］ 第３図は実施例の構成図，第４図は実施例の動作例に
おけるタイミングチャート，第５図は本発明が適用され
るマルチフレームのフォーマットである。
おけるタイミングチャート，第５図は本発明が適用され
るマルチフレームのフォーマットである。
第３図において，各部を表す数字に付されたａは０
系,bは１系を表し,30a,30bはそれぞれ受信部,31a,31bは
受信回路,32a,32bは書き込みと読み出しが非同期で独立
して同時に実行できるエラスティックストア回路（第１
図の遅延手段5a,5bに対応）,33a,33bはマルチフレーム
番号抽出部,34a,34bは引算回路,35a,35bは判定回路,36
a,36bは選択回路,37a,38a及び37b,38bは遅延回路,39は
２系統の受信装置から出力された信号の一方を選択する
選択部を有する共通部を表す。
系,bは１系を表し,30a,30bはそれぞれ受信部,31a,31bは
受信回路,32a,32bは書き込みと読み出しが非同期で独立
して同時に実行できるエラスティックストア回路（第１
図の遅延手段5a,5bに対応）,33a,33bはマルチフレーム
番号抽出部,34a,34bは引算回路,35a,35bは判定回路,36
a,36bは選択回路,37a,38a及び37b,38bは遅延回路,39は
２系統の受信装置から出力された信号の一方を選択する
選択部を有する共通部を表す。
実施例の動作を第４図及び第５図を参照しながら説明
する。
する。
二重化された０系,1系の各伝送路は受信回路31a,31b
で終端され，第４図の，の例で示すような各系の入
力データからデータ部と第４図の，で示すようなフ
レーム信号が抽出される。データ部にはそのフレームの
マルチフレーム番号を表示するエリアがあり，マルチフ
レーム番号抽出部33a,33bでフレーム番号情報だけが第
４図の，に示すようにフレーム信号により抽出され
る。
で終端され，第４図の，の例で示すような各系の入
力データからデータ部と第４図の，で示すようなフ
レーム信号が抽出される。データ部にはそのフレームの
マルチフレーム番号を表示するエリアがあり，マルチフ
レーム番号抽出部33a,33bでフレーム番号情報だけが第
４図の，に示すようにフレーム信号により抽出され
る。
マルチフレームの構成は第５図に示され,A.のような
１マルチフレームは，多数のフレームが含まれ，各フレ
ームの構成はB.に示されているように,MFC（マルチフレ
ームコード）が先頭に設けられ，その後に各情報チャネ
ルCH−１〜CH−ｍが配置されている。マルチフレーム・
コードは,C.に示すように，フレーム情報としてフレー
ム番号を表す２進コードが複数ビットにより構成されて
いる。
１マルチフレームは，多数のフレームが含まれ，各フレ
ームの構成はB.に示されているように,MFC（マルチフレ
ームコード）が先頭に設けられ，その後に各情報チャネ
ルCH−１〜CH−ｍが配置されている。マルチフレーム・
コードは,C.に示すように，フレーム情報としてフレー
ム番号を表す２進コードが複数ビットにより構成されて
いる。
具体的には,32フレームで１マルチフレームを構成す
る場合,5ビットによりフレーム番号を表し，マルチフレ
ームコードとして８ビットが割当てられている場合，残
りの３ビットは他の目的の制御ビットとして使用する。
マルチフレーム番号抽出部33a,33bに格納されたマルチ
フレーム番号は，それぞれ自系と他系の引算回路34a,34
bに供給される。なお，このマルチフレーム番号の出力
は次のフレームが到達するまでその内容が保持される。
る場合,5ビットによりフレーム番号を表し，マルチフレ
ームコードとして８ビットが割当てられている場合，残
りの３ビットは他の目的の制御ビットとして使用する。
マルチフレーム番号抽出部33a,33bに格納されたマルチ
フレーム番号は，それぞれ自系と他系の引算回路34a,34
bに供給される。なお，このマルチフレーム番号の出力
は次のフレームが到達するまでその内容が保持される。
引算回路34a,34bは，自系マルチフレーム番号−他系
マルチフレーム番号の引算を行い，第４図の，に示
すように引算結果が出力される。引算結果の出力は判定
回路35a,35bに入力し，それぞれ自系のフレーム信号が
遅延回路38a,38bを通って出力されるタイミングで減算
結果出力を保持し，判定出力を発生する。第４図の例で
は０系,1系の判定タイミングが，に，判定出力が
，に示されており，この場合は,0系の方が進み位相
（１出力）で,1系の方が後れ位相（０出力）である。
マルチフレーム番号の引算を行い，第４図の，に示
すように引算結果が出力される。引算結果の出力は判定
回路35a,35bに入力し，それぞれ自系のフレーム信号が
遅延回路38a,38bを通って出力されるタイミングで減算
結果出力を保持し，判定出力を発生する。第４図の例で
は０系,1系の判定タイミングが，に，判定出力が
，に示されており，この場合は,0系の方が進み位相
（１出力）で,1系の方が後れ位相（０出力）である。
この判定回路35a,35bからの判定出力が選択回路36a,3
6bに供給されると，選択回路はそれぞれ自系と他系から
遅延回路を介して入力する２つのフレーム信号の中か
ら，判定出力が“1"の場合，他系のフレーム信号を選択
し，“0"の場合自系のフレーム信号を選択して，エラス
ティックストア回路32a,32bの読出位相として出力す
る。
6bに供給されると，選択回路はそれぞれ自系と他系から
遅延回路を介して入力する２つのフレーム信号の中か
ら，判定出力が“1"の場合，他系のフレーム信号を選択
し，“0"の場合自系のフレーム信号を選択して，エラス
ティックストア回路32a,32bの読出位相として出力す
る。
第４図の例では,0系の選択回路36aは，判定回路35aか
ら“1"が入力するので，他系の１系のフレーム信号（
の信号）を選択し,1系の選択回路36bは，判定出力とし
て“0"が入力するので自系のフレーム信号を選択し，
，に示すように，同じ読出位相をそれぞれのエラス
ティックストア回路に供給する。
ら“1"が入力するので，他系の１系のフレーム信号（
の信号）を選択し,1系の選択回路36bは，判定出力とし
て“0"が入力するので自系のフレーム信号を選択し，
，に示すように，同じ読出位相をそれぞれのエラス
ティックストア回路に供給する。
この読出位相により，各エラスティックストア回路32
a,32bは，既に書込まれたデータの読出しを行うと，同
じ位相のフレーム信号を読出しのタイミングとするの
で，両系のエラスティックストア回路32a,32bの出力は
同一位相で出力され共通部39に供給される。
a,32bは，既に書込まれたデータの読出しを行うと，同
じ位相のフレーム信号を読出しのタイミングとするの
で，両系のエラスティックストア回路32a,32bの出力は
同一位相で出力され共通部39に供給される。
第４図の例では，エラスティックストア回路の出力位
相は，に示すように同一位相で出力されている。な
お，この出力位相との発生タイミングは,1系の入力
データと同時であるが，実際は一定の時間経過がある
（とも同様）。
相は，に示すように同一位相で出力されている。な
お，この出力位相との発生タイミングは,1系の入力
データと同時であるが，実際は一定の時間経過がある
（とも同様）。
以上の動作により，共通部39の選択回路391には各々
の伝送路を経由した伝送路が同一位相で入力されるよう
になり，当該選択回路で系を切換えたとしても，情報の
抜け，重畳等の不都合が生じない。
の伝送路を経由した伝送路が同一位相で入力されるよう
になり，当該選択回路で系を切換えたとしても，情報の
抜け，重畳等の不都合が生じない。
また，伝送路の障害発生等の本発明で使用する関連情
報（フレーム情報）の誤りに対しては，例えば，伝送路
障害検出時に選択回路の出力信号（読出信号）を固定し
て位相変動を抑制する等の保護機能を付加することによ
り対処することができる。
報（フレーム情報）の誤りに対しては，例えば，伝送路
障害検出時に選択回路の出力信号（読出信号）を固定し
て位相変動を抑制する等の保護機能を付加することによ
り対処することができる。
なお，本実施例の動作例（第４図）では，両伝送路の
位相差が１フレーム以内の前提にして説明したが，複雑
フレームにまたがったとしても，引算回路34a,34bの引
算結果が＋２〜−１（位相差が２フレームの時）とな
り，相対位相差は認識可能となる。一般的には,8Khzフ
レームが用いられることが多く，伝送路区間が20Km程度
以内であれば,1フレーム時間以内の位相差になる。
位相差が１フレーム以内の前提にして説明したが，複雑
フレームにまたがったとしても，引算回路34a,34bの引
算結果が＋２〜−１（位相差が２フレームの時）とな
り，相対位相差は認識可能となる。一般的には,8Khzフ
レームが用いられることが多く，伝送路区間が20Km程度
以内であれば,1フレーム時間以内の位相差になる。
［発明の効果］ 本発明によれば遅延時間が少なく，系切換えに伴う情
報の誤りがない位相補正方法及び回路を実現することが
できる。
報の誤りがない位相補正方法及び回路を実現することが
できる。
第１図は本発明の原理構成図，第２図は本発明の作用説
明図，第３図は実施例の構成図，第４図は実施例の動作
例におけるタイミングチャート，第５図は本発明が適用
されるマルチフレームの構成，第６図は二重化伝送路の
通信装置の構成図，第７図は従来例１の説明図，第８図
は従来例２の説明図である。 第１図中， 1a,1b:フレーム番号保持手段 2a,2b:差検出手段 3a,3b:判定手段 4a,4b:選択手段 5a,5b:遅延手段
明図，第３図は実施例の構成図，第４図は実施例の動作
例におけるタイミングチャート，第５図は本発明が適用
されるマルチフレームの構成，第６図は二重化伝送路の
通信装置の構成図，第７図は従来例１の説明図，第８図
は従来例２の説明図である。 第１図中， 1a,1b:フレーム番号保持手段 2a,2b:差検出手段 3a,3b:判定手段 4a,4b:選択手段 5a,5b:遅延手段
Claims (2)
- 【請求項１】各フレーム毎に対応したフレーム番号を含
むマルチフレーム構成をとる伝送路が二重化された通信
装置において， 二重化伝送路の各系の受信部でフレーム信号と受信マル
チフレーム番号を抽出し， 各系で自系のマルチフレーム番号と他系のマルチフレー
ム番号の差を検出して保持し， 各系において，前記保持されたフレーム番号の差の検出
出力を入力して，検出出力が自系が遅れたか同じである
ことを表す時に自系の受信部のフレーム信号を選択し，
自系が進んでいることを表す時は他系のフレーム信号を
選択して，自系のフレームとすることを特徴とする位相
補正方法。 - 【請求項２】各フレーム毎に対応したフレーム番号を含
むマルチフレーム構成をとる伝送路が二重化された通信
装置において， 二重化伝送路の各系に対応して受信部を設け，各系の受
信部は， 受信信号からフレーム信号とマルチフレーム番号を抽出
するマルチフレーム番号抽出手段と， 受信データを記憶するエラスティックストアと， 自系のマルチフレーム番号抽出手段で抽出したマルチフ
レーム番号と他系のマルチフレーム番号抽出手段で抽出
したマルチフレーム番号の差を検出する差検出手段と， 前記差検出手段の出力を判定手段により判定した出力に
より自系の位相が遅れていると自系のフレーム信号を選
択し，自系の位相の方が進んでいると他系のフレーム信
号を選択する選択手段とを備え， 各受信部はそれぞれ前記選択手段の出力によりエラステ
ィックストアからデータ信号の読出しを行うことを特徴
とする位相補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2155687A JP2816384B2 (ja) | 1990-06-14 | 1990-06-14 | 位相補正方法及び回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2155687A JP2816384B2 (ja) | 1990-06-14 | 1990-06-14 | 位相補正方法及び回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0446430A JPH0446430A (ja) | 1992-02-17 |
| JP2816384B2 true JP2816384B2 (ja) | 1998-10-27 |
Family
ID=15611361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2155687A Expired - Fee Related JP2816384B2 (ja) | 1990-06-14 | 1990-06-14 | 位相補正方法及び回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2816384B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2814924B2 (ja) * | 1994-08-19 | 1998-10-27 | 日本電気株式会社 | フレームアライナ制御方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6256040A (ja) * | 1985-09-04 | 1987-03-11 | Fujitsu Ltd | 遅延時間補償回路 |
| JPH0744522B2 (ja) * | 1985-10-03 | 1995-05-15 | 日本電気株式会社 | 位相同期回路 |
| JPH03187638A (ja) * | 1989-12-18 | 1991-08-15 | Nec Corp | 信号同期方式 |
-
1990
- 1990-06-14 JP JP2155687A patent/JP2816384B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0446430A (ja) | 1992-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5276691A (en) | Method for the control of receiver synchronization in a mobile phone | |
| EP0237106B1 (en) | a method and a system for synchronizing clocks in a bus type local network | |
| US4409684A (en) | Circuit for synchronizing a transmitting-receiving station to a data network of a digital communication system | |
| US4872164A (en) | Method and arrangement for compensating shifts in delay produced by the doppler effect in bursts in a TDMA frame | |
| JP2816384B2 (ja) | 位相補正方法及び回路 | |
| EP0075859B1 (en) | Signal diagnostic method and apparatus for multiple transmission system | |
| US5157696A (en) | Digital signal time difference correcting circuit | |
| EP0746121B1 (en) | Synchronization regeneration circuit | |
| JP3183441B2 (ja) | 無瞬断切替方法 | |
| EP0321426B1 (en) | An error correction method in a switch and a switch provided with error correction means | |
| JP2746203B2 (ja) | 伝送路無瞬断切替システムおよび方法 | |
| US6229866B1 (en) | Apparatus for detecting errors in asynchronous data receiver and transmitter | |
| JP2919212B2 (ja) | セルシーケンス同期回路の遅延減少方式 | |
| JP2771440B2 (ja) | 伝送路信号切替方式 | |
| JPH0774755A (ja) | Ａｔｍ通信システムにおける現用予備両系セル位相合せ装置 | |
| JP2581449B2 (ja) | 無瞬断切替方式 | |
| JPH0669937A (ja) | ループ型伝送路における遅延時間差補正方法および装置 | |
| JP3040316B2 (ja) | 冗長系伝送路の終端回路 | |
| JP2713009B2 (ja) | 遅延時間差吸収装置 | |
| JP2658927B2 (ja) | 多重伝送方法およびその装置 | |
| JPS6123436A (ja) | 送信装置 | |
| JP3388335B2 (ja) | マルチフレーム位相合わせ回路 | |
| JPH05176017A (ja) | デジタル伝送システムにおける冗長系切り換え方式 | |
| JPH09322158A (ja) | 画像信号伝送装置 | |
| JPH066331A (ja) | 位相制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080821 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090821 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |