JPH0446430A - 位相補正方法及び回路 - Google Patents

位相補正方法及び回路

Info

Publication number
JPH0446430A
JPH0446430A JP2155687A JP15568790A JPH0446430A JP H0446430 A JPH0446430 A JP H0446430A JP 2155687 A JP2155687 A JP 2155687A JP 15568790 A JP15568790 A JP 15568790A JP H0446430 A JPH0446430 A JP H0446430A
Authority
JP
Japan
Prior art keywords
frame
signal
phase
frame number
difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2155687A
Other languages
English (en)
Other versions
JP2816384B2 (ja
Inventor
Takaaki Osaki
大崎 隆昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2155687A priority Critical patent/JP2816384B2/ja
Publication of JPH0446430A publication Critical patent/JPH0446430A/ja
Application granted granted Critical
Publication of JP2816384B2 publication Critical patent/JP2816384B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 1概要] マルチフレーム構成をとる伝送路が二重化された通信装
置における位相補正方法及び回路に関し受信側での補正
位相による遅延量を最小化し両系の情報内容に不一致が
生しないような位相補正回路を提供することを目的とし
マルチフレーム構成をとる伝送路が二重化された通信装
置において、二重化伝送路の、各系の受信部でフレーム
信号と受信フレーム番号を抽出し。
、各系で自系のフレーム番号と他系のフレーム番号の差
を検出し、該差の検出出力により自系のフレーム信号と
他系のフレーム信号中の位相が遅れた方に合わせて両系
の信号の遅延制御を行うよう構成する。
[産業上の利用分野] 本発明はマルチフレーム構成をとる伝送路が二重化され
た通信装置において受信側で二重化された伝送路を終端
するための位相補正方法及び回路に関する。
ディジタル信号を伝送する場合、信顧性のために伝送路
を二重化する方式が採用されている。そのような二重化
伝送路の長さは通常全く同しではなく、経路が異なる等
の理由により送信側では同じ位相で送信されても、伝播
遅延時間の相違により2系統の伝送路から受信される信
号の位相が相違する。
受信側では、2系統の伝送路からのデータを受信して、
何れか一方の系統の信号を選択して受信処理を行う、そ
の場合5選択して受信処理を行っている伝送路に異常が
発生すると、直ちに他系に切換えてデータの受信に支障
が生じないように構成される。そのため、受信側では、
2系統の伝送路からの信号の位相を常に揃える必要があ
る。
マルチフレーム構成をとる信号の伝送路においては、多
数のフレームにより構成されるマルチフレームの位相が
両系の間で一致させなければならないが、従来の方式で
は欠点があった。
[従来の技術] 第6図は二重化伝送路の通信装置の構成図、第7図は従
来例1の説明図、第8図は従来例2の説明図である。
第6図の構成図において、送信装置60は相手の受信装
置63に送信するデータ信号を出力部から0系送信部と
1系送信部に同時に出力する。2系統の各送信部はそれ
ぞれ二重化伝送路61,62に同じ信号を送出する。各
信号は伝送路61゜62上でそれぞれ遅延時間tdl、
td2の遅延を受けて受信装置63の0光受信部、1系
受信部で受信され2両者の位相が一致するように補正さ
れて選択部に入力する。i板部は他の装置(障害の検出
等の各種制御条件により動作する装置)から供給される
制御信号により制御され、0系、1系の何れか一方の信
号を選択して後位の受信処理等を行う装置に出力される
マルチフレーム構成(mチャネルの信号で1フレームを
構成し、nフレームで1マルチフレームを構成)の信号
を上記の二重化伝送路により伝送する場合に、受信側で
両系の信号を受信する装置において1両系の信号の位相
を合わせるための従来例の方式を第7図1第8図により
説明する。
従来例1の方式は第7図に示すように、2つの伝送路か
ら受信した信号のマルチフレーム位相の内、特定の一方
を基準位相(第7図A、 )とじて固定し、他方の信号
(第7図B、 )を遅延回路を通して遅延させるもので
ある。この場合、一方の信号の基準位相と他方の位相と
の差を検出して。
他方の信号の遅延量が制御される。この方式Cコよる位
相補正の動作例を第7図C0に示す。
従来例2の方式は第8図に示され、送受信装置の適用駆
動から最大伝送遅延量に対応した固定遅延量を定めてお
き、一方の受信位相(第8図A。
)に固定遅延量を加えた位相(第8図B、)を求め1両
伝送路ともこの遅延位相に合うような遅延量を持つ遅延
回路を挿入しく第8図A、  C,)両位相を合わせる
。この方式による位相補正の動作例を第8図B、  D
、に示す。
[発明が解決しようとする課題1 上記の従来例1の場合、基準位相にされる一方の伝送路
が、他方に対して遅れ位相の場合には特に問題とならな
いが、第7図A、及びB、に示すように、基準位相の方
が進んだ位相の場合、他方はlマルチフレーム時間以上
の遅延を挿入する必要が生じる。ところが、この場合、
遅延量が多くなると二重化の両伝送路で情報内容が不一
致となり遺沢部において一方から他方へ切換えた時デー
タの抜けまたは同じデータが重畳するという問題がある
また、従来例2の場合は、第8図B、及びり。
に示すように情報の不一致は生じないが、伝送路の遅延
時間によらず、受信側での補正位相の遅延量が多くなる
と共に1回路構成が複雑になるという問題がある。
本発明は受信側での補正位相による遅延量を最小化し1
両系の情報内容に不一致が生じないような位相補正方法
及び回路を提供することを目的とする。
[課題を解決するための手段] 第1図は本発明の原理構成図、第2図は作用説明図であ
る。
第1図において、各部を表す数字に付されたaはO系、
bは自系を表し、la、lbはフレーム番号保持手段、
2a、2bは差検出手段、3a。
3bは判定手段、4a、4bは選択手段、5a5bは遅
延手段である。
本発明は通信装置の受信部で二重化された両伝送路の位
相を合わせる場合に、各々の系が他方の系のマルチフレ
ーム番号とフレーム信号を参照し。
自系マルチフレーム番号との差を検出することにより両
位相の相対関係を認識し、進み位相の系のみが他系の位
相に合うように位相の遅延を実行するものである。
[作用] 第2図の作用説明図を参照しながら、第1図の作用を説
明する。
第2図の■と■に示すように0系と1系のマルチフレー
ム構成の受信フレームが受信されたものとする。このマ
ルチフレームは、各フレーム毎に先頭にフレーム番号が
付加されており、0,1゜2・・N−1の合計Nフレー
ムで1マルチフレームを構成する。
このような受信フレームが受信されると、第2図の■と
■に、O系の情報と1系の情報として示すように、それ
ぞれで、フレームの先頭のタイミングを表すフレーム信
号が検出されると共にフレーム番号が検出され、フレー
ム番号はフレーム番号保持手段1a、lbに保持される
、各系のフレーム信号はそれぞれ自系の選択手段4a、
4bに入力すると共に回路上の遅延の後に他系の選択手
段4a、4bにも供給される。また。
フレーム番号保持手段1a、Ibが保持する値は。
自系の差検出手段2a、2bに供給されると共に他系の
差検出手段2a、2bにも供給される。
差検出手段2a、2bは、それぞれ「自系のフレーム番
号−他系のフレーム番号」の引き算を行う、引算結果は
第2図の■、■に示すように得られる。この場合の差は
3 +(正)の数値なら自系のフレームの位相が他系よ
り位相が進んだ状態を表し、0の場合は同一位相の状態
を表し、−(負)の数値の場合は自系が他系より位相が
遅れた状態を表す。
この差検出手段2a、2bの引算結果の出力は。
第2図の■、■に示すように自系の遅延されたフレーム
信号のタイミングで判定手段3a、3bに保持され、、
各系の引き算結果が第2図の■、[相]のように発生し
て選択手段4a、4bに供給される。
選択手段4a、4bは、入力された自系と他系のフレー
ム信号の中からそれぞれ対応する判定手段3a、3bの
出力により一方のフレーム信号を選択して遅延手段5a
、5bに供給する。
この場合1判定手段3a、3bがら+(進み位相)の結
果が入力されると他系のフレーム信号を選択し、0また
は−(遅れ位相)の結果が入力されると、自系のフレー
ム信号を選択する。
遅延手段5a、5bは、入力されたフレーム信号のタイ
ミングに従って遅延手段5a、5bに入力したデータ信
号を出力する。
このように、進み位相の系のみを他系(遅れ位相)の位
相に合わせて遅延させるので、従来方式で発生する位相
遅延量の増大や両系の情報内容の不一致を防止すること
ができる。
[実施例] 第3図は実施例の構成図、第4図は実施例の動作例にお
けるタイミングチャート、第5図は本発明が通用される
マルチフレームのフォーマットである。
第3図において、各部を表す敞字に付されたaは0系、
bは1系を表し、30a、30bはそれぞれ受信部、3
1a、31bは受信回路、32a。
32bは書き込みと読み出しが非同期で独立して同時に
実行できるエラスティックストア回路(第1図の遅延手
段5a、5bに対応)、33a、33bはマルチフレー
ム番号抽出部、34a、34bは引算回路、35a、3
5bは判定回路、36a、36bは選択回路、37a、
38a及び37b、38bは遅延回路、39は2系統の
受信装置から出力された信号の一方を選択する選択部を
有する共通部を表す。
実施例の動作を第4図及び第5図を参照しながら説明す
る。
二重化された0系、1系の各伝送路は受信回路31a、
31bで終端され、第4図の■、■の例で示すような、
各系の入力データからデータ部と第4図の■、■で示す
ようなフレーム信号が抽出される。データ部にはそのフ
レームのマルチフレーム番号を表示するエリアがあり、
マルチフレーム番号抽出部33a、33bでフレーム番
号情報だけが第4図の■、■に示すようにフレーム信号
により抽出される。
マルチフレームの構成は第5図に示され、A。
のような1マルチフレームは、多数のフレームが含まれ
、各フレームの構成はB、に示されているように、MF
C(マルチフレームコード)が先頭に設けられ、その後
に各情報チャネルCH−1〜CH−mが配置されている
。マルチフレーム・コードは、C9に示すように、フレ
ーム情報としてフレーム番号を表す2進コードが複数ビ
ットにより構成されている。
具体的には、32フレームで1マルチフレームを構成す
る場合、5ビツトによりフレーム番号を表し、マルチフ
レームコードとして8ビツトが割当てられている場合、
残りの3ビツトは他の目的の制御ビットとして使用する
。 マルチフレーム番号抽出部33a、33bに格納さ
れたマルチフレーム番号は、それぞれ自系と他系の引算
回路34a、34bに供給される。なお、このマルチフ
レーム番号の出力は次のフレームが到達するまでその内
容が保持される。
引算回路34a、34bは、自系マルチフレーム番号−
他系マルチフレーム番号の引算を行い。
第4図の■、■に示すように引算結果が出力される。引
算結果の出力は判定回路35a、35bに入力し、それ
ぞれ自系のフレーム信号が遅延回路38a、38bを通
って出力されるタイミングで減算結果出力を保持し1判
定出力を発生する。第4図の例では0系、1系の判定タ
イミングが■[相]に1判定出力が■、@に示されてお
り、この場合は、0系の方が進み位相(1出力)で、1
系の方が遅れ位相(0出力)である。
この判定回路35a、35bからの判定出力が選択回路
36a、36bに供給されると1選択回路はそれぞれ自
系と他系から遅延回路を介して入力する2つのフレーム
信号の中から1判定出力が“1”の場合、他系のフレー
ム信号を選択し。
“0”の場合自系のフレーム信号を選択して、エラステ
ィックストア回路32a、32bの読出位相として出力
する。
第4図の例では10系の選択回路36aは1判定回路3
5aから“】”が入力するので1他系の1系のフレーム
信号(■の信号)を選択し、1系の選択回路36bは1
判定出力として“0”が入力するので自系のフレーム信
号を選択し、■と[相]に示すように、同じ読出位相を
それぞれのエラスティックストア回路に供給する。
この読出位相により、各エラスティックストア回路32
a、32bは、既に書込まれたデータの読出しを行うと
、同し位相のフレーム信号を読出しのタイミングとする
ので9両系のエラスティックストア回路32a、32b
の出力は同一位相で出力され共通部39に供給される。
第4図の例では5 エラスティックストア回路の出力位
相は■、@に示すように同一位相で出力されている。な
お、この出力位相■と■の発生タイミングは、1系の入
力データと同時であるが、実際は一定の時間経過がある
(@と■も同様)。
以上の動作により、共通部39の選択回路391には各
々の伝送路を経由した伝送路が同一位相で入力されるよ
うになり、当該選択回路で系を切換えたとしても、情報
の抜け2重畳等の不都合が生じない。
また、伝送路の障害発生等の本発明で使用する関連情報
(フレーム情報)の誤りに対しては1例えば、伝送路障
害検出時に選択回路の出力信号(読出信号)を固定して
位相変動を抑制する等の保護機能を付加することにより
対処することができる。
なお1本実施例の動作例(第4図)では9両伝送路の位
相差が1フレ一ム以内を前捉にして説明したが、複数フ
レームにまたがったとしても、引算回路34a、34b
の引算結果が+2〜−1(位相差が2フレームの時)と
なり5相対位相差は認識可能となる。−船釣には、8K
Hzフレームが用いられることが多く、伝送路区間が2
0Km程度以内であれば、1フレ一ム時間以内の位相差
になる。
[発明の効果] 本発明によれば遅延時間が少なく、系切換えに伴う情報
の誤りがない位相補正方法及び回路を実現することがで
きる。
【図面の簡単な説明】
第1図は本発明の原理構成図、第2図は本発明の作用説
明図、第3図は実施例の構成図、第4図は実施例の動作
例におけるタイミングチャート。 第5図は本発明が適用されるマルチフレームの構成、第
6図は二重化伝送路の通信装置の構成図第7図は従来例
1の説明図、第8図は従来例2の説明図である。 第1図中 a a a 4a。 5a。 ■b:フレーム番号保持手段 2b:差検出手段 3b二判定手段 4b二選択手段 5b:遅延手段

Claims (2)

    【特許請求の範囲】
  1. (1)マルチフレーム構成をとる伝送路が二重化された
    通信装置において、 二重化伝送路の各系の受信部でフレーム信号と受信フレ
    ーム番号を抽出し、 各系で自系のフレーム番号と他系のフレーム番号の差を
    検出し、 該差の検出出力により自系のフレーム信号と他系のフレ
    ーム信号中の位相が遅れた方に合わせて両系の信号の遅
    延制御を行うことを特徴とする位相補正方法。
  2. (2)マルチフレーム構成をとる伝送路が二重化された
    通信装置の受信部において、 二重化伝送路の各系にフレーム番号抽出手段と、受信デ
    ータを記憶するエラスティックストアと、自系の受信信
    号からフレーム信号を抽出し、フレーム情報を抽出保持
    する手段と、 自系で受信したフレーム番号と他系から供給されたフレ
    ーム番号の差を検出する差検出手段と、前記差検出出力
    を保持する判定手段と、 判定手段の出力により自系の位相が遅れていると自系の
    フレーム信号を選択し、自系の位相の方が進んでいると
    他系のフレーム信号を選択する選択手段とを備え、 該選択手段の出力によりエラスティックストアからデー
    タ信号の読出しを行うことにより二重化伝送路からの受
    信信号の位相を補正することを特徴とする位相補正回路
JP2155687A 1990-06-14 1990-06-14 位相補正方法及び回路 Expired - Fee Related JP2816384B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2155687A JP2816384B2 (ja) 1990-06-14 1990-06-14 位相補正方法及び回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2155687A JP2816384B2 (ja) 1990-06-14 1990-06-14 位相補正方法及び回路

Publications (2)

Publication Number Publication Date
JPH0446430A true JPH0446430A (ja) 1992-02-17
JP2816384B2 JP2816384B2 (ja) 1998-10-27

Family

ID=15611361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2155687A Expired - Fee Related JP2816384B2 (ja) 1990-06-14 1990-06-14 位相補正方法及び回路

Country Status (1)

Country Link
JP (1) JP2816384B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0865293A (ja) * 1994-08-19 1996-03-08 Nec Corp フレームアライナ制御方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6256040A (ja) * 1985-09-04 1987-03-11 Fujitsu Ltd 遅延時間補償回路
JPS6281142A (ja) * 1985-10-03 1987-04-14 Nec Corp 位相同期回路
JPH03187638A (ja) * 1989-12-18 1991-08-15 Nec Corp 信号同期方式

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6256040A (ja) * 1985-09-04 1987-03-11 Fujitsu Ltd 遅延時間補償回路
JPS6281142A (ja) * 1985-10-03 1987-04-14 Nec Corp 位相同期回路
JPH03187638A (ja) * 1989-12-18 1991-08-15 Nec Corp 信号同期方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0865293A (ja) * 1994-08-19 1996-03-08 Nec Corp フレームアライナ制御方法

Also Published As

Publication number Publication date
JP2816384B2 (ja) 1998-10-27

Similar Documents

Publication Publication Date Title
EP0237106B1 (en) a method and a system for synchronizing clocks in a bus type local network
JPH07177116A (ja) デジタル信号伝送装置
JPH0446430A (ja) 位相補正方法及び回路
US5157696A (en) Digital signal time difference correcting circuit
US6160822A (en) ATM cell synchronization circuit
JP2875287B2 (ja) フレームアライナおよびその制御方法
US5740372A (en) Circuit which detects a signal in successive frames by feeding back look up data with one frame delay as addresses to look up memory
US7161986B2 (en) Data transmission system and data transmitter/receiver for use therein, and method thereof
JP2746203B2 (ja) 伝送路無瞬断切替システムおよび方法
US5914992A (en) Hunting sub-frame patterns distributed in sub-frames of a transmission signal
JP3040316B2 (ja) 冗長系伝送路の終端回路
JP2919212B2 (ja) セルシーケンス同期回路の遅延減少方式
JPH0669937A (ja) ループ型伝送路における遅延時間差補正方法および装置
JPH0721124A (ja) 同期式直列情報受信装置
JPH0879214A (ja) 無瞬断切替方法
JPS61101142A (ja) デ−タ保護回路
JP2771440B2 (ja) 伝送路信号切替方式
JPH0774755A (ja) Atm通信システムにおける現用予備両系セル位相合せ装置
JP2611629B2 (ja) 無瞬断切替方式
JP2658927B2 (ja) 多重伝送方法およびその装置
JP3388335B2 (ja) マルチフレーム位相合わせ回路
JPS60217747A (ja) 回線切換回路
JPH05176017A (ja) デジタル伝送システムにおける冗長系切り換え方式
JPH04156022A (ja) フレーム位相同期回路
JPH04929A (ja) データ受信回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080821

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090821

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees